DIALOG(R)File 351:Derwent WPI

(c) 2006 The Thomson Corporation. All rts. reserv.

0002822834

WPI ACC NO: 1983-C5117K/

Re-structural integrated circuit with high gate density - has multiprocessor operated as lock-step or pipelined unit, and multilevel interrupt management system

Patent Assignee: TEXAS INSTR INC (TEXI)

Inventor: BUDZINSKI R L

Patent Family (4 patents, 5 countries)

Patent

Application

Kind Date Number Number

Kind Date Update

A 19830216 EP 1982105491 A 19820623 198308 B EP 71727

JP 58058672 A 19830407

198320 E

EP 71727 B 19861001 EP 1982105491 A 19820623 198640 E

DE 3273549 G 19861106 198646 E

Priority Applications (no., kind, date): US 1981286426 A 19810724; US 1981286425 A 19810724; US 1981286424 A 19810724

### **Patent Details**

Kind Lan Pg Dwg Filing Notes Number

A EN 28 EP 71727

Regional Designated States, Original: DE FR GB NL

EP 71727 B EN

Regional Designated States, Original: DE FR GB NL

# Alerting Abstract EP A

The circuit has a monolithic substrate, having a number of 16-bit processors all accessing a common memory, busses including a status bus with synchronisation and arithmetic linkage lines. Each processor comprises a respective status bus multiplexer connected to the respective processor status bus. A bus control unit selectively connects the processor to the data bus or directly to a corresponding RAM memory module.

Each processor also contains interrupt manager which tests each successive interrupt signals to determine whether the respective processor which includes the interrupt manager is designated by the successive interrupt signal as an interrupter. The interrupt manager stores the priority of the one of the interrupt signals which initiated respective sequence of commands is currently being executed by the processor. The processors may be reconfigured programmably to operate independently in lock step or as pipelined processors.

Title Terms /Index Terms/Additional Words: STRUCTURE; INTEGRATE; CIRCUIT; HIGH; GATE; DENSITY; MULTIPROCESSOR; OPERATE; LOCK; STEP; PIPE; UNIT; MULTILEVEL; INTERRUPT; MANAGEMENT; SYSTEM

# Class Codes

(Additional/Secondary): G06F-013/00, G06F-015/06, H01L-027/04

File Segment: EPI; DWPI Class: T01

Manual Codes (EPI/S-X): T01-F01; T01-F02; T01-J02

Original Publication Data by Authority

# Germany

Publication No. DE 3273549 G (Update 198646 E)

Publication Date: 19861106

Language: DE

Priority: US 1981286424 A 19810724

US 1981286425 A 19810724 US 1981286426 A 19810724

### **EPO**

Publication No. EP 71727 A (Update 198308 B)

Publication Date: 19830216

\*\*Integrierte Schaltung mit aenderbarer Struktur

Restructurable integrated circuit Circuit integre restructurable\*\*

Assignee: TEXAS INSTRUMENTS INCORPORATED, 13500 North Central Expressway,

Dallas Texas 75265, US (TEXI)

Inventor: Budzinski, Robert L., 1106 Edgewood Drive, Richardson Texas

75081, US

Agent: Leiser, Gottfried, Dipl.-Ing., et al, Patentanwaelte Prinz, Bunke

Partner Ernsberger Strasse 19, D-8000 Muenchen 60, DE

Language: EN (28 pages)

Application: EP 1982105491 A 19820623 (Local application)

Priority: US 1981286424 A 19810724

US 1981286425 A 19810724 US 1981286426 A 19810724

Designated States: (Regional Original) DE FR GB NL Original IPC: G06F-13/00 G06F-15/06 H01L-27/04 Current IPC: G06F-13/00 G06F-15/06 H01L-27/04

Original Abstract: Restructurable integrated circuit. A restructurable integrated circuit, including four 16-bit processors PRO, PR1, PR2, PR3, data and control memories 66 and 78, and external interfaces 72, 73, 74, 75, 76 all mounted on a chip. The processors include reconfigurable connections through a status bus 52, microprogramming capability with dynamic logic array interpretation, and a multi-level flexible interrupt management system, so that the processors PRO-PR3 may be reconfigured programmably to operate independently, in lockstep, or as pipelined processors. All processors PR0-PR3 are connected to data, control, and status busses 56, 14, and 52, in addition, external control, data, and status interfaces 72-76 are also provided, connected through the respective corresponding busses 56, 14, and 52 to each of the processors PR0-PR3. These external interfaces are connected to all of the interconnections which permit reconfigurability among the processors on a chip, and these external interfaces permit coordination of the processors on more than one RIC chip.

Publication No. EP 71727 B (Update 198640 E)

Publication Date: 19861001

\*\*Integrierte Schaltung mit aenderbarer Struktur

Restructurable integrated circuit Circuit integre restructurable\*\*

Assignee: TEXAS INSTRUMENTS INCORPORATED, 13500 North Central Expressway,

Dallas Texas 75265, US

Inventor: Budzinski, Robert L., 1106 Edgewood Drive, Richardson Texas

75081, US

Thatte, Satish M., 1304 Elk Grove, Richardson Texas 75081, US Agent: Leiser, Gottfried, Dipl.-Ing., et al, Patentanwaelte Prinz, Bunke

Partner Ernsberger Strasse 19, D-8000 Muenchen 60, DE

Language: EN

Application: EP 1982105491 A 19820623 (Local application)

Priority: US 1981286424 A 19810724

US 1981286425 A 19810724 US 1981286426 A 19810724

Designated States: (Regional Original) DE FR GB NL

Claim: The circuit has a monolithic substrate, having a number of 16-bit processors all accessing a common memory, busses including a status bus with synchronisation and arithmetic linkage lines. Each processor comprises a respective status bus multiplexer connected to the respective processor status bus. A bus control unit selectively connects the processor to the data bus or directly to a corresponding RAM memory module.

Each processor also contains interrupt manager which tests each successive interrupt signals to determine whether the respective processor which includes the interrupt manager is designated by the successive interrupt signal as an interrupter. The interrupt manager stores the priority of the one of the interrupt signals which initiated respective sequence of commands is currently being executed by the processor. The processors may be reconfigured programmably to operate independently in lock step or as pipelined processors. (28pp)

## Japan

Publication No. JP 58058672 A (Update 198320 E)

Publication Date: 19830407

Language: JA

Priority: US 1981286426 A 19810724

# ⑨ 日本国特許庁 (JP)

10 特許出願公開

昭和58年(1983)4月7日

# ⑫ 公開特許公報 (A)

昭58-58672

**15/16** Int. Cl.<sup>3</sup>

識別記号

庁内整理番号

G 06 F 15/16 13/00

6619—5 B 7361—5 B

発明の数 3 審査請求 未請求

**國公開** 

15/06 H 01 L 27/04

7343—5B 8122—5F

(全 58 頁)

每再構成可能集積回路

②特

頁 昭57—128805

20出

願 昭57(1982)7月23日

優先権主張

30286425

301981年7月24日30米国(US)

30286424

301981年7月24日30米国(US)

**30286426** 

加発 明 者

ロバート・エル・パドジンスキ アメリカ合衆国テキサス州7508 1リチヤードソン・エッジウッド・ドライブ1106

70発明者

サテイツシユ・エム・ザツト アメリカ合衆国テキサス州7508

1リチヤードソン・エルク・グ

ラーヴ1304.

①出.願.人

テキサス・インストルメンツ・

インコーポレーテッド

アメリカ合衆国テキサス州ダラ ス・ノース・セントラル・エク

スプレスウエイ13500

四代 理 人 弁理士 中村稔

外4名

### 明細書

1. 発明の名称 再構成可能集費回路

2. 特許請求の範囲

(1) 複数のプロセンサと、

上記のプロセッサの全てに各々が接続される 複数のパスと、

各々の上記プロセッサに接続されて上記プロセッサの構成を選択的に変更してれによつて上記プロセッサをロックステップでまたは独立に作動可能とする手段

を有するモノリシック基板を有する集積回路。

(2) 上記パスが複数の線を有する状況パスを有し、 上記状況パスの上記線が同期線及び演算連結線 を有しており、

各々の上記プロセンサが上記プロセンサの各 各及び上記状況パスに接続される状況パスマル チプレクサを有し、上記それぞれの状況パスマ ルチプレクサが選択的且つプログラムに沿つて 上記状況パスの選択された線に接続又は割込み を行い、さらに上記それぞれのプロセンサを選 択的に上記状況パスに接続し、これによつて上記それぞれのプロセッサが上記状況パスを通して上記プロセッサのうちの隣接するものに接続されるようになつた特許請求の範囲第 1 項の集積回路。

(3) 各々の上記プロセンサが上記それぞれのプロセンサに与えられる命令を受けとる為に接続する 中間の ロースを上記 AND マトリクスを上記 AND 及び ORマトリクスに接続する中間線と、上記 AND 及び ORマトリクスに接続する中間線と、上記 AND 及び ORマトリクスの他の AND 及び ORマトリクスの他の AND 及び ORマトリクスの他の LAの上記 AND 及び ORマトリクスのの DLAの上記 AND 及び ORマトリクスの少くとも1つが行列に配列されて、それぞれの上記マトリクス内の区画を規定するようになってかり、

上記区画は所望の論理機能を行りように配置 された選ばれた数の能動素子を含むように選択 的に配列されておりこ

さらに複数の制御線が設けられ、各々の上記 制御線が選択的に1つ又は2つ以上の上記区画 に存在する上記能動案子を作動させたり作動を 切つたりする為に接続されることで上記 D L A が上記制御線の状況に応じて選択された論理機 能を行うようになつており、

これによつて上記 D L A が制御線の状況に従って上記それぞれのプロセンサに選択的に与えられた命令を通訳するようになる、 特許請求の範囲第 1 項の集積回路。

(4) 複数のRAMメモリモシュールを持つRAMメモリが設けられ、前記パスは複数の終を持つアータパスを有し、さらに複数のパス制御コニットを有し、前記パス制御ユニットの各々が上記プロセッサの1つ、及び上記アータパスに接続され、上記パス制御ユニットが上記対応するRAMメモリモシュールに接続するようになつた特許請求

示されているかを判断し、上記割込み管理が上 記プロセッサによつて現在実行中のそれぞれの 命令シーケンスのいずれかを開始した上記割込 み倡号のうちの1つの優先順位を記憶し、対応 するコンテクストスインチ出力を与えており、

上記各々のプロセンサは上記割込み管理回路 の上記コンテクストスインチ線に接続されるスケアユラーを含み、

上記コンテクストスインチが新しく受取つた 割込み信号がより高い優先性レベルを有してい ることを示す時はいつでも上記スケデュラーが 上記対応するプロセンサによつて現在実行され る上記命令のシーケンスのとりかえを行うよう になつた、

特許請求の範囲第1項の集積回路。

(7) 上記パスは制御パスを含み、さらに上記制御パスに接続され外部ピンを有する外部割込み管理回路が設けられ、上記外部割込み管理回路は、上記対応する割込み信号のフォーマントを特定する長さに関する情報及び型に関する情報をそ

の範囲第1項の集積回路。

- (5) 各々のプロセッサの構造を変更する上記手段は、その作動によつて各々の上記プロセッサが同一の再構成可能集積回路上又は他の同様な再構成可能集積回路上の1つ又は2つ以上の上記プロセッサとロックステップ状態でまたはこれらから独立して選択的且つプログラムに沿つて作動可能である特許請求の範囲第1項の集積回路。

れぞれ含む削込み信号を受信及び送信する為の 手段を有し上記長さの情報は、各々の割込み信 号の長さを特定するようになつた特許請求の範 囲第1項の集積回路。

(8) 上記バスが複数の線を含む状況バスを有し、 上記状況バスの上記線が同期及びアース連結線 を有し、

上記プロセッサが上記それぞれのプロセッサ及び上記状況バスに接続されるそれぞれの状況バスマルチプレクサを有し、上記それぞれの状況パスマルチプレクサが上記状況バスの選択的かつプロセッサを上記が、更に上記プロセッサを上記状況バスを通して上記をれているので要択的に接続し、のに選択的且つプログラムに沿つて接続し、

各々の上記プロセンサは、ダイナミンク 論理 配列( D L A ) を持ち、上記 D L A が A N D マ トリクス、 O R マトリクス、上記 A N D マトリ クスをORマトリクスに接続する中間線とからなり、

上記AND及びORマトリクスのうちの第1 のものに接続される複数の入力線と、

上記 A N D 及び O R マトリクスのうちの他のものに接続される複数の出力線とが設けられ、上記 D L A の上記 A N D 及び O R マトリクスの少くとも 1 つが行列に配列されて上記それぞれのマトリクス内の区画を規定しており、

各々の上記区画が所認の論理機能を行わせる 為配置された選択された数の能動衆子を含むよ うに配列されており、

複数の制御線が、その各々が1つ又は2つ以上の上配区画に存在する上配能動業子を選択的に作動させたり又は作動を切つたりすることができるように接続され、上配DLAが上配制御線の状況に応じて選択された論理機能を行うようになつており、

上記 D L A が上記状況マルチプレクサに接続され、これによつて上記それぞれの状況マルチ

数のパスとを有するモノリンツク基板からなり、 上記複数のパスが複数の状況線を含み、

各々の上記プロセンサがデータパスハードウエアを有しさらにプログラム可能な論理配列(PLA)を有していて、上記複数のパスの上記状況線が上記PLAの入力及び出力、また上記PLAの上記出力及び入力線に接続されている集積回路。

プレクサから、上記それぞれのプロセッサに与 えられた入力及び出力が上記 D L A によつてプログラムに沿つで接続されるようになつた特許 請求の範囲第1項の集積回路。

### (9) 複数のプロセッサと:

、各々1つ又は2以上の上記プロセッサに接続された割込み管理回路とを有し、上記プロセッサの全てが上記割込み管理回路のそれぞれ1つに接続されており、

それぞれの上記外部割込み管理回路間で信号 を伝達するバス手段が設けられ、

上記各々の外部割込み管理回路は、それぞれ 長さに関する情報及び型に関する情報を含む割 込み信号の受信及び送信を行う手段を有し、各 各の上記型に関する情報が対応する割込み信号 のフォーマットを特定し、各々の上記長さに関 する情報が上記対応する割込み信号の長さを特 定している多重プロセッサンステム。

# (11) 複数のプロセンサと、

各々が上記プロセッサの全てに接続される複

## 3. 発明の詳細な説明

本発明はソフトウェアで変更が可能なプロセッサ間の接続を行う内部接続を持ち、共通メモリの全てにアクセスする多重ピットプロセッサを有し、様々な計算構成の改変も可能である再構成可能な I C に関する。

VLSI技術によって得ることのできる経済的利点をいかす場合の主な問題点は、将来的な VLSI 部品で満足のゆくレベルまで価格を低減できるほど充分な量産が可能なものはわずかしかないとである。特に、応用例の多くの場合、プロセッサの機能にそれぞれ独自の構造を要求するので、各々の応用例に用いられるプロセンサは高価格になる。

本発明の特に目的とすることは、1種の一般的 I C チップの設計を用いて多数の種々の応用例に おけるプロセス上の要求を消たし、それに伴なつ て I C を非常に経済的に製造できるようにするこ とである。

特開昭58-58672(4)

主要プロセッサに加えー/O機能制御(CRTデイスプレイのような)、メモリ管理、又は、特定の演算処理の為の専用プロセッサを使用するととは好都合である事が多い。しかしながら、上記で示した様に、個々の目的のために特別に設計されたVLSーは高価であるので、このような専用プロセッサによつて得られる利益は十分には活かし得ていない。

本発明の他の目的は、特別製ではない一般的 ICを用いて特別な目的専用のプロセッサを容易 に構成する手段を提供することである。

このような専用プロセンサを用いるにあたつては、これらを一般的な目的のプロセンサと共に単一チンプ上に楽積すれば、特に好都合であることが多い。しかしながら、このような構造は更に特別な設計を必要とし、前述のように価格的な不必合の問題が生じることになる。

本発明の他の目的は、容易に量産可能な一般的な目的の再構成可能 I C を用いて、一般的な目的のプロセンサと 1 つ以上の特定目的のプロセンサ

とを単一チップ上に集積可能にすることである。 特定目的のために設計されたVLSIの他の問題点は、部品製造の歴史が長くなるほど完成の部品の価格と歩留まりおよび信頼性が、「ラーニンクカーブ(智熱曲線)」に沿つて良くなるというに対し、カスタムメイドによる特定目的の設計では、価格や信頼性におたり大量生産が行われることは通常はないということである。

したがつて、本発明の他の目的は、価格、歩留まりおよび信頼性がラーニングカーフに浴つて顕著に改善されるよう長期にわたり大量生産が可能な一般的目的を有する部品を提供することである。カスタムメイドすなわち特定目的のために、からいりのからない。これは、少量で生産される部のにより、のサートである。とは、少量で生産がよる。とは、経済的でなくなるという理由からである。

そこで、本発明の他の目的は、ケートの高果欖 を保持しながらカスタムメイドの果積回路の必要 を充たすことのできる集積回路を提供することで ある。

ゲートアレイは、非常に融通性の高いしSI又はVLSI部品を提供することができ、さらにゲートアレイは、ある個の特定な機能たとえば高速 乗算器又はクロスパースイッチのような機能を有効に行うことができる。しかしながら、ゲートアレイは、プログラム可能なシステムの補助にはあせり適さないし、ゲートアレイの集積度は通常プロセッサほど高くない。

したかつて、本発明の他の目的は、ゲートアレイより高いゲートの集積度を持ち、プログラム可能なシステムの補助、に一層適した再構成可能集積 回路を提供することである。

 に大規模配列でプロセンサを使用することが望ま しい場合が多い。しかし、このような配列でプロセンサを使用することは、通常は特定の目的の為 のシステムとして構成されるので今のところ比較 的高価なものとならさるえない。

同様にして、非常に広い多重精密ワード(ことで複雑な軌道的システムが非常に長期にわたつてモデルされなくてはならない)を用いて長い連続する計算を実行することがしばしば望まれる。この場合に於ても、既製のシステムを適合させると、通常高価格又は低速となるか、又はこの両方の問題が生じることになる。

故に、本発明の他の目的は、特別なハードウエアを設計することなく、多数のこのような楽楼回路を結合して、安価に配列処理及び/又は多重精密処理を行うようにプロセッサを集積回路中に設けることである。

カスタムメイドVLSIのこの他の重大な問題 点は、ハードウエアの設計の変更及びテストが必 要とされるので設計のサイクルタイムがどうして も長くなることである。

そこで、本発明の他の目的は、単にソフトウェア及び/又はファームウェアを変化することによって特定の応用例にあわせて再構成可能な来模回路を提供することである。

多重処理システム、ダイナミック構造及びマイクロプロセッサ構造の背景を一般的に理解する為のお考文献としては以下のものがある。

「多重プロセッサ及び並列処理」(ed P. エンスロウ ジュニア 1974): A.アプトアラ& A.メルッア、「テジタルコンピュータ設計の目的」(1976): C.ミード& L.コンウエイ、「VLSIシステム入門」(1980): R.クルツ、「マイクロプロセッサ及び論理設計」(1980): G.メイヤー、「コンピュータ構造の発展」(1978): ペアー、「多重処理システム」 25 | EEEトランズアクションズ・オン・コンピューターズ 1271 頂(1976): サーバー& カルド、「協働並列プロセッサ」、7コンピュータサーベイ215頁 (1975): カータンエフ&カータンエフ、

のアプリケーション質節の磁訳にも適合するVLSI プロセンサを経済的に与える手段を提供すること である。

多重プロセッサンステムの持つ多くの利点は、 めつたに有効に利用されていない。 これは 1 つい は、 単一プロセッサシステムとり多重プロセッサ において最適となるプログラムを作れるように力 である。 したがつて、 本発明の他の目的は、 多重 の理のは、 での理がない。 の他の目的は、 多重 の理のはない、 での理がある。 のである。 したがのである。 したがのでは、 なんの間を簡単に構成の のである。 したがのだけ、 でのです。 のでは、 のではない。 でんことである。 でんことに なんに しょうに と ることである。

多重処理システムの利用に関してのこの他の問題点は、ハードウエア構造に融通性がないという問題である。多重処理システムの動作の大部分は、ハードウエアの構造によつて決定されるので、また現在のところ提案されている全てのハードウエア構造はある型の問題に対し最適でも他には最適

「メイナミック構造: その問題と解法」コンピュータマガツン78年7月26頁: カータジエフ&カータシエフ、「ダイナミック構造を持つ多重コンピュータンステム」28 1 E E E トランズ 7 0 4 頁 (1979): カータンエフ & カータンエフ 「80年代の為のスーパーシステム」コンピュータマガツン、1980年11月号11頁; 及びヴィック「スーパンステムに適合可能な構造」コンピュータマガツン1980年11月号17頁。これらは全てことに参照として示す。

故に、本発明のとの他の目的は、あらゆる所望

ではないと思われるので、真に一般的な目的を果たすシステム(汎用システム)を実現する多重プロセッサハードウェア構造はまだ 1 つもできていないと思われる。

そこで、本発明の他の目的は、再構成可能であってこの為に真に汎用多重プロセンサハードウエフ構造となり得る多重プロセンサハードウエ丁構造を提供することである。

多くの多重プロセンサンステムに発生するとの 他の問題点としては、2つ以上のプロセンサかと するの同じ領域にアクセスしようとする時に起こる。 のプロセンサ間の干渉の問題である。いずれか1 つのプロセンサによってきるようが、 これによってかりの問題は登りためいます。 これによってかりないないである。 れる一方、多重プロセンサンステムによって る大部分の利益を犠牲にすることになる。

したがつて、本発明の他の目的は、どのプロセンサもメモリのいずれの領域にもアクセス可能でありながら、アータの完全性も保持できる多重プ

ロセッサシステムを提供することである。

マイクロプロセツサ自語と構造(アーキテクチャ)の間の、またマイクロコンピュータとミニコンピュータンステムの間のエミュレーションには、現在、比較的高額な費用がかかる。もしてできれば、ユレーションをもつと安価にすることができれば、カウ安価な開発及び試験が可能となり、たれば、より安価な開発及び試験が可能となり、これによつて特定目的に設計された応用システムの使用範囲が広がり、新しい技術に一層早く適合できるようになる。

本発明の他の目的は、融通性があつて効率的なエミュレーションを行うことができる単一チッププロセンサを提供することである。

故障のあつた場合をでも性能低下をおだやかに することができるマイクロプロセンサンステムを 提供することも選ましい。こうすることによつて、 ハードウエアに最初に生じた重要な興動作は、チ ンプの機能に影響を与えなくなり、単にチンプの 機能をわずかに低下させるだけになるので、個額

けとり循項させる!/O通信機能及び外部プロセンサと接続するプロセンサ間の通信機能を選成するには、これらのためにハードウエアを別々に備えるとすれば非常に多くのハードウエアを必要とする。

本発明の他の目的は、 1 / 0 通信及び中間にあるプロセッサ間通信の両方を操作できる外部インタフエースを提供することである。

本発明の他の目的は、各々のプロセンサ内でプロセンサ間通信を管理する為また外部で発生した割込みを転送する為の両方に割込みを使用できるように作られた割込み管理構造を提供することである。

プロセッサンステムの動作機能又は構造を変更 する必要がある時に論理を再設計すると費用がか かり困難であるばかりでなく時間もかかる。

したがつて、本発明の他の目的は、論理を再設 計するのではなくプログラミングを変更する事に よつていかなるレベルにおいてもプロセッサのオ ペレーションを容易に変更できるようにすること 性及び歩留まりの両方が大巾に改善される。

本発明の他の目的は、ハードウエアに與りがあ つた場合、壊滅的な誤りとするよりむしろおだや かな機能低下をおこすマイクロプロセッサシステ ムを提供することである。

非常に多数のプロセッサを持つ多重プロセッサンステムは、多重プロセッサが高価であること及び大規模なこれらの内部接続が困難であること及び大規模なシステム内のプロセッサ間のインタフェースの為に適当なプロトコールを特定することが非常に困難であること、などのために、今までのところその利点をわずかに利用できるのみである。

本発明の他の目的は、所要数のプロセッサを内 成している多重プロセッサシステムの中に容易に 組み込み得るプロセッサを提供することである。

I C プロセンサを多重プロセンサンステムの中に組み込み得るようにする場合、さらに生する問題点は、外部プロセンサとのインターフェースの為にチンプ上に別のハードウェアを準備する必要があることである。外部で発生された割込みを受

である。

プロセンサのハードウエアンステムにアーキテクチャコンパイラー (architecture complier)を 現供できるようにすることは、非常に譲ましいことである。このようなコンパイラは、プログラム によつて通常可能な変更に加えて、システムの有効なをプログラムすることを可能にする。しかしながらこのようなコンパイラーを補助する為には、機能的な内部接続の再構成を選択的且である必要がある。

そとで、本発明の他の目的は、アーキテクチャコンパイラを使用する為に必要な機能の変更が可能な構造を持つプロセッサンステムを提供することである。

本発明は、単一チップ上に4つのマイクロプログラム可能な16ピットマイクロコンピュータを備えるものである。マイクロプログラミング機能は、個々のプロセッサを含む大規模 PLAにより与えられるものである。各々のプロセッサは状況

(status) パス、データパス、及び制御パスと呼ぶるつの各々の主要パスに接続される。それぞれのプロセッサは、プログラム町配な内部接続して動く状況パスマルチプレクサをそれぞれ介し接続される。 このはいて状況パス接続の種々の構成が可能となることで、プロセッサーとして)単れて作動させることも、(例えば1つの64ピットプロセッサーとして)ロックステップ

(lockstep) で作動させるととも、パイプラインで動作させるとともできる。このように、プログラムの融通性を与える2つの主要なソースが得られる。即ち、PLA翻訳によるマイクロプログラミングの融通性であり、プログラム可能状況パス接続を使用し、各々のプロセンサによつて翻訳された命令の流れを制御することによるプロセンサ丹構成の融通性である。

プロセッサ 側御に於てこの 融通性を利用する為、 各々のチップレベルの命令は、1つまたは2つ以 上の特定のプロセッサへと送られる。故に、プロ

用される。(1つの外部割込み管理及び2つの外部状况ボート及び2つの外部データボートを含む外部インターフェース制御によつても、2個以上のRICチップ上のプロセッサを一緒に前に示したような破々なモードで連結することが可能である。更に、外部インターフェース制御もまた外部メモリ、1/0装置その他へのアクセスを制御している。

どのプロセッサによつてもアクセス可能な RAMを充分量チップ上に用意する。しかしながら、各々のプロセッサもまたチップ上のRAMの主要な区域に直接アクセスしている。全てのプロセッサは、RAM内のそのプロセッサ用の優先区域にはアクセスするねにはプロセッサでのの区域にもアクセスするねにはプロセッサによりなアクセスを伸出るるいは調整する必要がある。ハングアップ ( hangup ) 及び計手段が存在する。 1 には 2 5 6 の優先段階が使用され、故に優先

セッサが(個々のプロセッサが同一のアータの流 れの中で次々と異るオペレーションを実行する)ペ イプラインモードで動作することが望ましい時、 各々のプロセッサはそれぞれ命令を受け、パイプ ラインシーケンス内のその位置に適当なオペレー ションを実行する。ロックステップ処理の場合、 1つのプロセッサは、(シーケンスその他の制御 する)マスタープロセッサとして指定され、他の ロックステップ型プロセンサは全て同時に側御さ れる。これらの再構成の種々のモードもまた組合 せ得るので例えば、1つのチップは4つの独立な 16ピットプロセッサ、2つのパイプライン型 32ピットプロセンサ、1つの48ピットプロセ ッサ ( 3 つのロックステップ型 1 6 ピットプロセ ツサ)及び1つの独立16ピットプロセツサ等を 含むように再構成される。制御イスが複数の関連 のない命令シーケンスを運搬する為に区分され得 るので、単一の副御配億管理を用い仲裁(arbitrate) され制御バスへの仲皮が行われる多重割込み階級 組織 ( multilevel interrupt hierarchy ) が使

性の一致が起とらないようにする。第2に、全ての割込み(Interrupts)が並列に送られて、確認が行われる。第3に、実行を進める為に必要とされる費碌を全部は手に入れることができなかつたプロセッサはいずれも、予め入手してあつた資源を全て放棄し、必要を資源が入手できるようになるまで待機する。

このような重要な樽成要案に加えて、設計の仕様を完全に満たす為には多数の従来の部品も使用される。例えば各々のプロセッサは、ALU、パレルシフター、メモリマッパー、マイクロシーケンサ等を有している。

本発明による利点は、前述した本発明の目的を全て解決するものであり、他の利点も当分野に通常の知識を有するものであれば明らがであると考える。例えば、構造の大部分(例えば全部で4つのプロセンサ)は同じものを複製して使えばよいので、ほとんど4のファクターでRICチップのハードウェアの配置を考える時間が低波される。もちろん、プロセンサは16ビントプロセンサ

である必要はなく、変わりに32ピット、8ピットその他であつてもよい。同様にして、チップ上のプロセッサの数は、4である必要はなく3でもまた5以上でもよい。実際は、最大のプロセッサ数は、製造技術によつて単に拘束されるのであるで、より数細を加工が実用化すればたくとは非常にのプロセッサをワンチップ上に作ることは非常に設定しいと予想される。このような場合にはよりない。もろん、プロセッサが16ピット以外の場合には、それぞれのパスの規模は、それ相当に変化させならない。

本発明は、複数のプロセッサ、それぞれが上記プロセッサの全てに接続される複数のパス及び上記のプロセッサの各々に接続され、上記プロセッサを選択的に再構成することによつて、上記プロセッサがロックステップ又は独立して動作することを可能にする手段とを有する、モノリシック基板からなる再構成可能集積回路を提供するものである。

上記プロセッサは、上記それぞれのプロセッサに 与えられる命令を受けとる為に接続されるダイナ ミック論理配列 ( D L A ) を有し、上記 D L A は、 ANDマトリクスと、ORマトリクスと、上記 ANDマトリタースを上記ORマトリクスに接続す る中間線と、AND及びORマトリクスの最初の 1つに接続される複数の入力線と、上記AND及 びORマトリグスの他の1つに接続される複数の 出力線とを有し、上記 D L A 内の上記 A N D 及び ORマトリクスの少くとも1つは、上記のそれぞ れのマトリクス内の区面を規定する為に行列で配 列され、各々の上記区面は所定数の能励器子が含 まれるように選択的に配列され所望の論理機能が 行われるようになつており、さらに、複数の制御 般が設けられ、各々の上配制御級は、1つ又はそ れ以上の上記区画内に配置される上記能動案子に 接続され選択的に作動可能にしたり作動不可能に したりして、上記DLAが、上記制御線の状況に 応じて選択された論理機能を行なりようにし、と れによつて上記DLAは上記それぞれのプロセッ

また、本発明は、複数のプロセッサと、それぞ れが全てのプロセッサに接続された複数のパスと を有するモノリシック基板からなり、前記パスは 複数の線を持つ状況パスを含み、上記状況パスの 上記線は、同期及び演算集合線( arithmetic linkage lines )を含む複数のパスとを有し、各 各の上記プロセンサは、それぞれの上記プロセッ サ及び上記状況パスに接続される別々の状況パス マルチプレクサを有し、上記別々の状況パスマル チプレクサは、上記状況パスの選択された線に対 し選択的に且つプログラムに沿つて接続又は割込 みを行い、さらに上記それぞれのプロセッサを上 記状況パスに選択的に接続していて、これによつ て上配各々のプロセッサを上記状況ペスを通し上 記プロセンサの隣接する1つに選択的に且つプロ グラムに沿つて接続するようになった再構成可能

さらに、本発明は、複数のプロセッサと、それ ぞれが全部の上記プロセッサに接続される複数の ペスを有するモノリンツク基板からなり、各々の

た 集 積 回路 を 提供 する もの で ある。

サに与えられた命令を上記制御線の状況に応じて 選択的に翻訳するように構成された再構成可能を 集積回路を提供するものである。

本発明はまた、複数のプロセッサと、それぞれが上記プロセッサの全てに接続される複数のバスとを有するモノリシック基板からなり、それぞれの上記プロセッサを再構成する手段が設けられ、

これによって各々のプロセッサは同一の再構成可能集積回路上の1つ又は2つ以上の他のプロセッサといっしよにロックステップ形式で又は独立して、選択的且つプログラムに沿って作動できるようになった再構成可能な集積回路を提供するものである。

それぞれのプロセッサが上記連続する割込み個号 によつて割合て先として指定されたか否かを決定 するようになつており、上記割込み管理回路は、 現在、上記プロセッサで実行される別々の命令シ ーケンスのいずれかを開始させた上記割込み倡母 の1つの優先性を記憶し、上記割込み管理回路は、 各々の上記プロセッサにアドレスされた上記割込 み信号の各々連続する1つの優先性と、現在、上 記プロセッサで奥行されている別々の命令シーケ ンスのいずれかを開始させた上記それぞれの割込 み信号の優先性を比較し、それに相当するコンテ クストスイッチ出力( context switch output ) を与えるようになつており、各々の上記別々のプ ロセツサは上記割込み管理回路の上記コンテクス トスイッチ線に接続されるスケデューラ ( scheduler )を有し、上記 スケデューラは、上記コン テクストスイッチが新しく受取つた割込み信号が より高い優先レベルであると示す時にいつでも、 現在上配対応するプロセッサで実行されている上 記命令シーケンスの交換を行なりようになつた再

構成可能な集積回路を提供するものである。

以下、本発明に関し実施例を用い図を参照しながら詳細に説明する。

第1図は、再構成可能IC(以下はRICと略 す)のプロック図を示す。 PROからPR3まで の4つのプロセッサは単一チップ上に形成されて おり、全てのプロセッサ間を接続する為、ろつの ペス14、52及び56が設けられている。各々 のペスに対応して外部インターフェース76、 74と75、及び72と73が設けられ、またオ ンチップRAMメモリ66及び制御記憶回路38 (第2図)も形成される。より詳細な配置図は、 第2図で示されている。第2図は、1つのプロセ ツサPR3の全体と、それぞれの型の外部インタ ーフェースのうち1つ及びパス般とオンチップメ モリの一部を含む再構成可能ICの部分的フロア プランを示す。各々のプロセッサの割込み管理回 路12は、制御ペス14上に現われる割込みを常 化監視している。プロセッサPR3化アドレスさ れた割込みだけが、PR3内の割込み管理回路

12によつて認識される。とのような割込み信号 はPR3内のスケデューラ16によつて連続して 比較され、これらの信号の優先レベルがプロセツ サPR3で現在実行中の命令シーケンスの優先性 より高いかを調べる。これが高い場合であれば、 新しい割込みが導入した命令の流れ(このような 命令の流れは「プロセス」と呼ばれる)の実行の 開始が必要である。スケデューラ16は、対応す る出力を制御DLA22に与え、これはROM命 令レジスタ18又はRAM命令レジスタ20を作 動させるので制御DLA22が「プロセス」の中 に含まれる命令のシーケンスを受けとり始める。 制御DLA22は、以下に示すようにその構造上 の改良によつてパッキング集積度が非常に向上さ れている点を除けばPLAと同様に機能する。じ たがつて、制御 D L A 2 2 は、その内部の A N D マトリクスにミンターム(minterms) を発生し、 次にORマトリクスがこれらのミンタームを次に 選択された論理和出力に変換する。制御DLA 22と隣接するのは、フィードパックプロック

24である。これを通つていくつかの制御DLA 22の出力はフィードパックされ、DLA22の 入力へと接続される。この意味で一定の状況によ る機械機能がDLA22に与えられるので、DLA 22は例えばある商レベルの命令を低レベルの命 今のシーケンスに翻訳することが可能である。 D L A 2 2 は、デコーダ区域 2 5 及び 2 6 に接続 され、これによつてDLA22の出力はALU 28、パレルシフタ30、レジスタフアイル32、 メモリマツパー34等に対するハードウエア命令 として選択される。DLA22の出力は、またマ イクロシーケンサ36に接続され、これによつて 制御ペス14及び制御配億回路3.8に対するアク セスの制御を行う。マイクロシーケンサ36は制 御パス14上に適当な信号を送ることが可能で制 御記憶アドレスレジスタ40を通つて側御記憶回 略88亿アクセスしている。制御記憶回路38か ら呼び出されたアータは、制御記憶アータレジス タ42を介し制御パス14に出力され、更に、も レレジスタ18が割込み管理回路12によつて作

動されている場合には、ROM命令レジスタ18 内に入力され、制御DLA22のAND区域に対する入力として接続される。メモリマッパー34、レジスタフアイル32、パレルシフター30、ALU28、シフトレジスタ44及びフラクレジスタ46のオペレーションは、マイクロプロセッサ技術としては既知の従来の主要オペレーションに従い行われる。

ドが入つてくるタイミングどとに適当な状況パス の相互接続が行われる。

プロセツサPR3は、メモリマツパー34を介 してRAMメモリ66にアクセスしている。メモ リマツパー34からの根は、状況パス52を54 と交叉しており、パス制御ユニット58でデータ パス56とインターフェースしている。 パス制御 ユニット 5 8 は選択的にプログラムに沿つて作動。 するので、メモリマツパー34からの出力は、ア ロセツサPR3が好ましくはアクセスするRAM メモリモジュール60に、サータレシスタ62及 びアドレスレンスタ64を通つて直接接続するか 又はアータパス.56を通つてチップ上又はチップ 外のメモリのどこか他の領域に接続される。RAM メモリ66の他の3つのモアユール(図示セナ) のうちの1つにアクセスする必要がある場合、こ のアクセスはデータパス56を介し、他の3つの メモリスケデュラーユニット 6 8 のうち適当な 1 つと接続される。各々のメモリスケデューラユニ ット 6 8 は、先に来たものから先にサービスを行

り方法に従つてメモリアクセスの要求をスケデューリングし、制御レジスタ70を通つて相当するメモリモデュールへアクセスするよう制御する。 更に、データバス56は外部データポート72及ひ73(第1図参照)に接続され、これを通して各々のプロセンサは、チンプ外メモリにアクセス可能となつている。

同様にして、状況バス52及び54は、外部状況ポート74及び75に接続されるので、チップ外プロセンサは、多重チップ間のロックステップ及びパイプラインのオペレーションで同期するようになり、制御バス14が外部割込み管理回路76に接続されるので、チップ外プロセッサとの間で命令の送信受信を行うことができる。

制御配憶回路38は、それぞれの制御配憶モデュール制御器96によつて制御されるモデュール78に分割されている。RAMメモリ66も同様にしてモデュール60に分割されている。最後に複数のパット接続領域80が外部との接続の為にチップ周辺に敗けられている。また84ピンパッケージ

を使用することが好ましい。

前述した内容は、再構成可能集積回路の機能及 び構造を示す概略的説明である。チップに関する さらに詳しい説明はいくつかの実施可能な応用例 としての提案を行いながらこれから説明する。

量的に多い用途には、マスクプログラムによる DLAを用いることが妊ましいが、初期の開発段 階ではフィールドプログラム可能な(又は電気的 に変更可能でさえある) DLAを使用すると、需 要に対する融通性を拡げることができる。集積度 に関する厳格を最高の限界は所留のミンターム又 はマクスターム(minterm 又はmaxterm)の結果 にかかつているが典型的なPLAはトランシスタ 集積度の10メを有しているので、DLAの使用。 により4倍の改良がミンタームを「折りたたむ」 ことによつて容易に可能となる。ダイナミック論 理配列DLAは、領域をもつと有効に利用する為 に改良された P L A として簡単に考えることがで きる。そのかわりにDLAを回路レベルで再構成 可能にしたPLAとして考えることもできる。 DLAによつて多重機能をPLAで実施できるよ りになるが、一度に1つの機能しか利用できなく なるという拘束が与えられてしまう。 D L A は 2 から5倍の率で領域の有効利用が改善される。( マルチプレクサと共働する)DLAはまた単一の

第3図に示すように、NMOS技術を用いての PLAのNORゲート仕様においては、ORマト リクス内にゲートを形成するトランジスタと共に ANDマトリクス内にゲートを作るトランジスタ は、共通して接地されるソースを全て有している。 特定の機能を作りだすトランジスタのソースがフ ロートされている場合、回路は、これらのトラン

ソスタが取り除かれたかのように働くのでその機 能は働かなくなる。NORケートDLAの背景に ある基本的思想は、機能を行う為の全てのトラン シスタを制御額に接続し、機能を働かせる時に制 御線は接地され、機能を働かせない時にフロート にするということである。DLAで多重機能を作 りだす為には、各々の機能を作りだすトランツス タのソースを、その機能に対応する別々の制御線 に接続する。第3図は、典型的なNORゲート D L A を示している。通常の P L A 回路は、実線 て示され、DLAを作る為の追加的回路は、点線 で示されている。DLAは破線によつて示されて 区分されている。種々の区分は、PlからRBま での表示が付されている。制御線 C 1g が論理 1で ある場合、区分P1及びP5に於る回路が作動さ れ、出力E及びFは、入力A、B及びBの関数と なる。 制御盤C1がOレベルである場合、E及び Fの出力は、いずれの入力の関数としても制御さ れることもない。追加の回路もまた出力E及びF を入力A、B及びBの関数として制御される他の

機能を作り出す為にP3及びP7の区域に追加することができる。

同様にして、第 5 図の制御線 C 2 は区分 P 4 及び P 8 に於る回路を作動又は非作動状態にすることができ、追加の出力機能を与える追加の回路を区分 P 2 及び P 6 内に追加することができる。

この回路は、あらゆる数の区分に対しても一般 化することが可能であつて、この区分は様々なサイズが可能である。またANDマトリクスは、ORマトリクスからは分離して制御可能である。

解3図は、スタテインクケートPLAに基づいて改良が行われたDLAを示しているが、明らかなように、上記の説明はダイナミンクケートPLAに基づくDLAにも応用することはできる。ダイナミンクケートDLAを作る為に必要な追加の周辺制御回路は、特にPLAが大規模である場合でも非常にわずかなチンプ領域を増加するだけで足りる。

第4図はNANDゲートDLAを示す。多重化された機能の選択された1つを作り出す為にPLA

を区分に分けるという考え方はそのままでかったのは、 できる。 を作りたり、 NORがしたのでは、 CEE AND CH AND

翻駅の為にDLAを使用することによつて、各各のプロセンサの翻訳システムは、DLAのオペレーションのモードを選択することによつて容易に再構成可能となる。より高価であるフィールドプログラム可能構造も使用者の開発にとり有用で

あるが、 D L A 2 2 はマスクプログラムによるものを使用することが好ましい。

このように、制御DLA22を使用することで、各々のプロセンサ内で必要とされる複雑なマイクロプログラミング機能を得ることができる。マクロ命令を入力としてDLAに与えているパスについて以下に説明する。

DLA22は、また単にリアルタイム入力を DLAの入力線の1つに接続し、その入力とDLA の適当な出力をAND接続することによつてリア ルタイム機能を提供する為に使用されている。

制御記憶回路及び制御バスの構造及び使用する 割込み制御システムにつき以下説明する。

ある実施例に於ては、中央制御記憶回路は、4つの全てのプロセンサにアクセス可能で共用が可能である。ここで示す好ましい選択例では、制御記憶回路38のどの部分にも各々のプロセンサがアクセス可能なままにしておきながら、プロセンサの中の制御記憶回路38は、プロセンサの中のデータ記憶部と同様の配置で、配置されている。

4つのマイクロシーケンサ36は、並列アクセス が可能でたいが、単に低い平均アクセスタイムは 可能である。もちろん、マイクロシーケンサ36 は(パス制御ユニット38と同様に)並列アクセ スが可能なようにも構成されるが、これにみあり だけの利点は得られずに、追加の回路によつて複 雑性は増すことになる。中央共有可能制御回路は、 以下のような利点を与えている。多重プロセツサ で使用されるコードは複製されないので、メモリ 領域をより有効に利用することができる。各々の プロセンサに与えられる制御記憶量を要求に対し て、より良い具合に合わせることが可能になる。 メモリを中央に集中できるのでフィールドプログ ラミングが実用的である。もちろん、中央制御記 億回路にアクセスする単一のチャンネルがシステ ムの障害となるのを避ける為に、制御記憶回路に 記憶される命令のレベルを充分に高くして、各々 のプロセツサが制御記憶回路から受けとつた各々 の単一命令を、実行する為に平均して4又はそれ 以上の完全クロックサイクルを要するようにした

図に示すにとどめる。

中央制御記憶回路構造は、中央共有制御パスを含んでいる。中央制御パス14は4つのプロセッサ PR 0 から PR 3 の中の制御記憶回路 3 8 の使用の仲裁を行い、プロセッサからのイクの会を複数のプロセッサに転送している。制御られたフローとで表している。対けられた資子の長さと同じ位の長された資子であるようには本のでは、パスに使用できるようには一致を有している。即ち、制御パスの帯域をフルに使用できるように制御パスの帯域をフルに使用できるように制御パスの帯域をフルに使用できるように制御パスの帯域をフルに使用できるとででしている。

本実施例に従つた制御ペス14の構造が第5図 に示される。制御パス14は制御アータパス82、 アドレスペス84、割あてペス ( destination . bue ) 8 6 、創込みパス 8 8 及びテータルーチン パス90を有している。側御アータパス82は、 制御記憶回路38からとつてきたマイクロ命令を プロセンサPROからPR3までに転送している。 とのパスは40本分の般の広さである。アドレス **パス84は、マイクロシーケンサ36によつてそ** れぞれのプロセッサ内で発生されたアドレスを制 御記憶回路38に決り、マイクロ命令をとりだし ている。以下に説明するように、アヤレスパス 84もまた割込み期間中は優先性の情報を遅んで いる。とのパスは14本分の級の広さであつて、 制御記憶回路38に16Kワードのアドレス領域 を確保している。割合てパス86はプロセッサが 制御配億回路38にアクセスする時にいつでも使 用され、1つまたそれ以上のプロセッサ P Ria -PR 3及び外部割込み管理回路 7 6 のいずれかで 現在アクセスされている制御記憶回路38内のア

ドレスに配憶されるデータを受けとるかを知らせ る。割合てパス86は、割込み期間中に使用され プロセッサ P R 0 - P R 3 及び割込み管理 7 6 の うちのいずれが現在の割込みを受け取るか(即ち 割込み先 Interruptee )を確定している。割当て パス86は線5本分の広さである。割込みパス 88は割込みのソースを転送するのに使用される。 このパスは、割込み先プロセッサに対し割込みが 手元にある中で最も高い優先性のタスクであるか どうかを知らせる為にも(即ち割込み先プロセン サが割込みを受入れるかを知らせる為に)使用さ れる。この型の応答では、パイプライン型又はロ ックステップ型オペレーションを必要としてプロ セスを迅速に設定(又は延期)する必要がある。 割込みパス88は5本分の線の広さである。デー タルーチンパス90は制御記憶回路92によつて 制御され、PROからPR3のうちの1つ又は2 つ以上のどのプロセッサが現在制御パス82で転 送中のマイクロ命令を受けとるのを示す為に使用 される。アータルーチンパス90は5本分の線の

広さである。緑DRO-DRSは、ROMからとり出されたワードの割当て通りに又は割込みに応じてPROからPR3のうちの対応するプロセッサを指定する為に使用される。緑DR4はROMからとり出されたワードの割当て又は割込みに応じて外部割込み管理回路を指定するために使用される。

最後に、制御パス14は、花輪状に連結する、割込み準備額104も有している。花輪のように連結することによつて割込みを送ろうとしているプロセッサ間でラウンドロピン型の仲裁を行つている。プロセッサが制御パス14を支配して、た

によつて実行され、残る機能は、適当なモデュール制御回路 9 6 によつて実行される。モデュール制御 9 6 はここで要求されたアクセスの為のアドレス及び割当て先を待ち行列にしてFIFOのオーダーで要求された制御ワードを読み出す。

だちに割込みを発生する時、プロセッサは、花輪 状に連結する割込み準備線104にゼロまで引き 下げる佰号を送る。割込みを送るプロセッサは制 御アドレスパス84を支配する前に割込みパス 88を引き継ぐことができる。割込み元プロセッサ け interrupting processor )が割当てパスタ 86を支配する時、発生した割込みの割当てで対 86か部割らなができるのででを上げる。割 ある外部割らないであるとを割込みパス ある外部当てパス86内の線の電位を上げる。割 のする割らてパス86内の線の電位を上げる。割 込みを発生した後、発生元のプロセッサは、自分 が割込みの発生元であることを割込みパス88上 に示し知らせる。

割込みが開始された後、他の割込みは少くとも 2 パスサイクルの間禁止されるこ 1 サイクルは割 込みを送る為で 1 サイクルは、受け取り側プロセ ッサ(割込み先 Interrupteer)からの応答を発生 元プロセッサ(割込み元 Interruptori)が受けと る為である。割込みをパッファすることだけが必 要な場合、割込み先の割込み管理回路は割込みの プロセスは可能で 1 から 4 の追加パスサイクルが

過ぎるまで他の割込みを受けとる用意ができてい る。割込みの受け取り側がロックステップ又はパ イプラインモードで連結するようになつた場合、 即ちコンテクストスイツチが必要とされる場合、 割込みパス88は、必要をコンテクストスイッチ を実行する為に使われるタイミングの間プロック される。コンテクストスイッチの長さは、割込ま れたプロセッサ内にどれほどのコンテクストが( 即ちレンスタの内容、ALU状況等)保持されて いるかに左右される。以下で脱明する通り、いく つかのコンテクストスイッチはプロセッサのコン . テクストを本質的に完全に変更することが必要で ある一方、他のスイッチは最小の変更のみを要す る。最も短いコンテクストスイツチでも通常る又 はそれ以上のパスサイクルを必要とする。この選 延が割込み信号の帯域幅を限定するが、割とみが フルに有効な帯域幅を占めるとは予想されないの てとの方法は適していると思える。との遅延は長 い実行を通しての割込み信号の選行の平均したレ ートを落とさずに突然の割込みの発生をスムーズ

にする目的を果たしている。

割込みは、それぞれの命令のシーケンス(即ち 各々の「プロセス」を開始する為に使用される。 上記で示した様に、割込みは優先レベルを特定し、 アータルーチンパス90内を移動しどのプロセッ サがアドレスされるかを特定する4ピットコード を有している。もし割込みによつてアドレスされ る全てのプロセッサが有効な状態にあるならば、 (即ち、これより高い優先性のタスクは手元にな い場合)プロセス内の命令シーケンスの実行が開 始される。もし、実行すべき命令が制御記憶回路 38に存在している場合、との命令は適当なマイ クロシーケンサ36によつて次々と競出される。 実行すべき命令がRAMメモリ 66内にある場合、 との命令は、適当なメモリスケデューラユニット 6 8 及びパス 制御ユニット 5 8 によつて R A M メ モリから次々と読出される。各々の影響をうける プロセツサ内のメモリマツパー34はこれらの命 令をRAM命令レンスタ20を通しDLA22K 転送する。DLA22はこれらのRAM命令を

ROMアドレスにする翻訳を行つていて更にこれ 6のROMアドレスはマイクロシーケンサを介し てアクセスされている。また、RAM命令は、 D L A 2 2 によつて直接アコードすることができ る。ROM内に配像される制御ワードはプロセッ サ仕椒フィールドを有していない。しかし、制御 ワードは、唯一固定された定型部分がオプコード ( op code ) である短いピットのストリング(好 ましくは32ピット)である。ROMから呼びた された制御ワードがプロセツサのDLA22に回 帰され、削御ワードと共にRAMから受取つた命 令によつて特定されるあらゆる定数及びオペラン PがD LA 2 2によつて通訳される。 D L A は、 O P コードと同時に 例えばオ ペランドフィール ド、 定数フィールド、マイクロシーケンサ命令、メモ リインターフェース命令、状況パス命令、(命令 が割込みである場合の)割合て及び優先性データ、 割込み管理回路の制御の為の命令、スケデューラ、 パレルシフタ等であるオプコード及び制御ワード に従つて改りの制御ワードフィールドを通訳する。 命令ワードの適当な部分が更にデコードされ、デコーダ 2 5 及び 2 6 に制御される D L A によつて適当なハードウエアに直接接続される。

もちろん、とのマイクロプログラミング通訳構 造では、ハードウェアでの実行以前にこれ以上の ステージを持つ通訳機構を用いることも可能であ る。例えば、制御記憶回路38から続出された命 令は通訳され、制御記憶回路 3 8 又は R A M 6 6 から読みだされた他の連続する命令の実行を要求 するようになる。更に、チップ外メモリも命令の 実行に使用される。例えば、アプリケーション質 **語から成る単一命令が非常に長々しいアプルーチ** ンを示している場合、制御記憶回路38内の相当 する制御ワードは、通訳されて、RAMメモリ: 660特定プロックにあるサブルーチンをロード し、引き続きそのサブルーチンの命令を実行せよ という命令が出る。もちろん、チップ外の記憶容 量に記憶される命令はとりだされ以下にさらに詳 しくのべるように割込み管理回路 7 6 及び/又は 外部アータポート72及び73を通つて実行され

**b** .

割込みプロトコールに関するとれ以上の説明は以下で示す。以下で示すRICを異るモードのオペレーションに変更する再構成機構は制御パスのオペレーションに関連づけて説明する。この点に於て、プロセンサPROーPR3の各々の構造についてもさらに詳しく説明する。

第2図からわかる通り、各々のプロセンサは、 DLA22及び共働デコーダ25及び26に加え て、フィードパック級24及び命令レジスタ18 及び20、割込み管理回路12、スケアユーラ 16、メモリマツパー34、スタック/レンスタ ファイル32、パレル(berrel) シフラタ スタ46を有している。後半の構成部はに詳細に 説明する。例えば、第9図は、ALU28及びに に詳細に示している。2本のパス108及び110 は、プロセッサ内の他のプロック例えばパレル フタ30からの入力として提供されている。この

供している。(DLA22内の)フラグ発生論理 134は、フラグレジスタ46に接続され、出力 ラッチ136はシフトレジスタ44に接続される。 次にシフトレジスタ44はパスA及びB(108 及び110)を通つてレジスタフアイル32に接 続されるか又はメモリマツパー32を通してパス 制御ユニット58に接続されるので、ALUの出 力は、データパス56内を転送されるか又は、将 来のオペレーションで使用する為にプロセッサ内 に能像される。

第10回は、ALU28内の機能プロック116、118又は122の1つの一部分の部品レベルの構造を示す。 第11回は、ALU28内の桁上げ連鎖プロック120の一部分の構造を示す。 マイクロプロセッサの構造に関するこれ以上の参考は例えばオズボーンアンドアソシェートに示され、これは参考としてことにいつしょに示す。

第 1 2 図は、データパスの紙略図である。入力信号は、パス 1 0 8 及び 1 1 0 から入力され、これらのパスにはそれぞれ入力ラッチ 1 3 0 及び

パスはそれぞれの入力ラッチ112及び114を 介して、P(伝播)機能プロック116、K(適 断)機能プロック118 、C(桁上げ連鎖)プ ロック120及びR(結果)機能プロック122 に連続して接続される。伝播機能プロック116 は、P制御線124によつて制御され、連断プロ ツク( kill block ) はK制御線126によつて 制御され、結果プロックはR制御線128によつ て制御される。とれらの制御額はDLA22から A LU28までを接続している。更に、桁上げ入 カ(carry In ) 線130及び桁上げ出力(carry out ) 線132が提供されていて、Cプロック 120を状況マルチプレクサ48及び50に接続 する。(状況マルチプレクサ 4 8 及び 5 0 のオペ レーションは、状況パスプロトコールに関連して 以下でさらに詳しく説明する。)Rフロック122 の出力はデュアルバスであつて、フラグ発生論理 134を通つて出力ラッチ136に接続されてい る。フラグ発生論理134は状況とエラーの情報 を計算しDLAを介しプログラム状況ワードを提

140が接続されている。とれらのラッチはパレ ルシフタ30の入力と接続する。パレルシフタ 30は、制御線144及びパラメータ入力146 によつて制御されている。これらはまた両方とも DLA22から提供されている。パラメータ入力 146は、例えばシフトカウントの為、及び抽出 の限界(extraction boundaries)の為の値を与 えている。パレルシフタ30はパスA及びパスB に出力を与えている。 A L U は、桁上げ、オーハ ーフロー、負数及び/又はゼロといつたよりな演 算状況信号を発生している。 A L U は、整数のオ ーパーフロー、十進数の桁上げ等といつたとの他 の割こみ信号も発生している。このような信号は、 DLAに送られてDLAは、これらの信号に従っ て論理オペレーションを実行し信号を発生してい る。この信号は、フラグレジスタ内でピットをセ ツトする。との機構によつて状況セット信号を発 生させ、例えばコンピュータ構造の中を循環させ るべ

第13図は、パレルシフタ30によつて形成さ

れるシフトオペレーションで使用する用語を示し ている。従来、左シフトは、最上位ピットに向か つてシフトすることを示す為に使用される。即ち、 最上位ピットは左シフトに関しては先頭ピットで ある。同様にして最下位ピットは、左シフトに関 する最後尾ピットであつて右シフトに関しては、 先頭ピットである。第14a、b及びc図は、シ フトオペレーションのとの他のいくつかの例を示 している。第148図は、最後尾ピットにゼロが 入り、先導ピットが欠けている左シフトを示して いる。

第 1 4 b 図は左循環オペレーションを示してお り、入力ラッチAI38の最上位ピットは、入力 ラッチ目の最下位ピットにマッピングされ、入力 ラッチB140の最上位ピットは入力ラッチA 138の最下位ピットにマッピングされ、他のピ ットはそれに従つてシフトされている。第14b 図は、 1 ピットの循環オペレーションを示してい るが、循環オペレーションは、パレルシフタ内の 1 クロッタサイクル期間中に 1.6ピットまで右叉

は左に動きりる。

こともできる。

第15図は、ペレルシフタ30によつて実行さ れる抽出 ( extraction ) オペレーションを示し ている。ことに示すオペレーションでは、パレル シフタ30は命令を受けて入力の3-11ピット を抽出している。これらのピットは出力ラッチ 150に先頭ピットとして接続される。このよう た機能をパレルシフター 30 に実行させる為に必 要とされる回路は既知のように例えば先に参照と

第14c 図は、シフト及び連結オペレーション

を示しており、ととで入力ラッチ138は右にシ

フトレ、連結入力線( ilnk-in line) 1 5 2 が最

後尾ピットの新しい内容を与えている。先顕ピッ

トの内容は、連結出力線( Ilnk-out line )154

を通り出力される。本実施例に於て、連結入力

152及び連結出力線154は、入力ラッチB

140から接続されているので多重ピットシフト

及び連結のオペレーションが実行されるが個別の

連結入力及び連結出力線を代わるがわるに用いる

して示したミード及びコンウェイの「Visiシ ステム入門」に示されている。

メモリマッパー34はプロセッサ構造としては よく知られる機能を形成する単なるありふれた構 造である。メモリマッパー34によつて受けとら れる仮想的(ヴァーチャル)アドレスは共働する メモリオペレーションによつて16の記憶されい た仮想アドレスと並列に比較が行われ、もし受取 つた仮想的アドレスが記憶されていた仮想的アド レスの一つと整合する場合、これに相当する地域 的アドレスが使用され所望のワードが地域メモリ ーから呼び出される。整合するものがない場合、 仮想的アドレスは(ページテーナル索引のような) チープル家引によつて翻訳され実際のアドレスを 決定し、レジスタフアイルの 1 つに随意にロード 可能となる。との意味で、メモリマツパー34は 内部的に記憶されるメモリュニットと外部的に記っ 惟されるメモリユニットを区別しているといえる。 故にメモリマツペー34はテーナル検索をとま切 れにする(hashing)ととができるように構成さ

れ、ハツシュテープル内の位置を選択する為に使 用されたハッシュ機能はファームウェアによるプ ログラムが可能である。ハッシュテープルはマル チウェイセツト共働メモリとして作られている。 ハッシュ機能の出力は並行して検索が行われる多 重位置を指示する。 所望のアドレスがハッシュテ ープルで多重位置に於て行われた比較と整合しな い場合所選のアドレスは(設計上)テープルに存 在しないということなのでこれ以上の検索は必要 たくなる。故にこのマッピング機能は様々なサイ オのメモリのマッピンクを行う。 ハッシュ機能が 記憶容量を補助する為に使用される場合、ハッシ ユテーブルエントリーが数10パイトのメモリユ ニットを指示する。ハッシュ機能が仮想的メモリ 翻訳ルツクアサイドパッファを補助する場合、メ モリュニットは典型的に 5 1 2 パイトから 2,048 パイトまでにたる。メモリマッパーに適当な構造 をもつ物としては、ナショナルセミコンメクタ社 のチップ番号16082がある。

割込み管理回路12は制御パス14を通つて転

スケアユー 9 1 6 は 2 5 6 ピットンフトレジス
タ内の優先性によつて割込みをパッファする。 プロセスが有効に行われている時、スケデュー 9 1 6 はシフトレジスタ全体をスキャンし、次の高い優先性を持つプロセスを見つける。 現在のプロセスが完了又は時間切れの場合、スケデュー 9 1 6 は次に高い優先性のプロセスの優先性のプロセスのコンテクストを示すポインタを含むテーナルにアクセスしている。 適当なコンテ

スタック/レジスタフアイル32は、2本のパス108及び110を十分に利用できるようにする為にアニアルポートのレジスタフアイルでなくてはならない。さもなければレジスタフアイル32は従来と全く同じである。

データイス 5 6 の組織は、R A M メモリ 6 6、イス制御ユニット 5 8 及びメモリスケデューラユニット 6 8 のオペレーション及び構造といつしよに以下で説明する。

第16回は、データパス56の構造を示している。データパス56は16本のアドレス線156、16本のアータ線158、ラウンドロピン仲裁線160、4本のソース線162、モデュールピシー線160、ソース状況線166及びBCUモード線167を有している。別々のアドレス線156及びデータ線158によつてデータアクセスのオペレーションが単一パスサイクルで実行可能となっている。との場合チンプ上のRAMメモリ66がアクセスされるので少くともメモリアクセス速度はこれを可能にしている。とうする代わりに、

クストは、スタック/レンスタフアイル32から、RAMメモリ66から又は外部メモリから再び呼び出される。

第18回は、上記で示したアータパスの総体的 左全体図を示す。 ペス A 及び B ( 1 0 8 及び 110) は、主要を構成部であるデータペス、即ちスタッ ク/レジスタプアイル32、 パレルシフタ30、 A LU28及びフラク及びシフトレジスタセット 4.4及び4.6の側面に設けられる。更に左側ポー ト170はデータペスの入力及び出力の末端に設 けられている。好ましい実施例ではないが、右側 ポートを用意する選択も可能である。とのあるプ ロセッサの右ポートは、隣接するプロセッサの左 ポートに接続する為に使用される。例えば、プロ セッサPR3の右側ポートは、プロセッサPR2 の左側ポートに接続される。リテラルレジスタ 174もまた定数を発生させる為に提供される。 入力はメモリマツパー34から接続する左ポート 170に接続され、右側ポート172からの出力 もメモリマツパー34を通つて接続される。

アドレス線及びデータ線156及び158を多重 構造にし領域を節約することができる。ラウンド ロピン仲敷銀160は4つのプロセッサPR0-PR3、4つのメモリモアユール60、及び外部 アータポート 7 2 及び 7 3 の間を花輪のような形 で連結しているので、テータバス56へのアクセ スは有効に仲裁が行われる。 4本のソース銀162 は、現在転送中のメモリアクセス要求のソースで あるプロセンサ又はモアユール又はデータポート を特定している。その代わりに制御線164の状 況に従つて、ソース線163を使つて、どのメモ リモアユール60がメモリモアユールによつで次 にサービスを受けるのかを示している。 1 0 本の 割あて額168は、どのプロセツサ、モアユール 又はポートがアータを受けるかを示す。ソース状 祝線166は(もし低論理であれば)ソース線 162は更にプロセンサ、モアユール又はデータ ポートのどのメモリの要求が次にサービスを受け るのかを示す。ソース状況線166が高電位状態

にあるということは、ソース 線が現在のソースを

示していることを扱わしている。また、メモリの 脱み出しに使用されるか又はメモリの書込みに使 用される為パスが停止状況( Idle ) にあること を示す2本のパス状況線165も提供されている。 第17図の流れ図はさらにデータパス56内の 鍵の利用をさらに明らかにしている。一度、いず れかのソース(プロセッサPRO-PR3、RAM メモリモテユール60、又はテータポート72又 は13)がアータパスへのアクセスを受けどると (即ち、一度、そのソースが花輪状連結線160 から高電位信号を受けとると)ソースは報162 上に 4 ピットロードを示す。ソースが R A M メモ リモアユール60であつて、対応するメモリスケ アユーラユット 6.8 が未解決のメモリ要求を有し ている場合、ソース親162はぞのプロセッサ又 はメモリモアユールが次にサービスを受けるかを 示すようになり、 様166は電位が引き上げられ る。との後で、また未解決のメモリ要求を持つメ モリモアユールがソースで力い場合でも、メモリ アクセス割当て繰168の気位が引き上げられて

脱出されるべきアータに関する10個の割当てから成るいずれかの組合せを示す。連動回路(
interlock)は、アータの完全性を保つ為に提供されている。もし割当て先に未解決のメモリ要求を持つメモリモアユール60を1つまたは2つ以上が含まれる場合、ワイヤーANDED線であるピシー線164の電位が引き上げられ、同一のメモリスペースに対し同時に読みこみ及び書込みが行われることがないようにしている。

第19図は、RIC内のRAMシステムの組織を総体的に示す概略図である。各々のプロセツサPR3は、メモリマッパー34を介して、アータパス56へのインターフェースとして働くパス制御ユュットBCU58に接続される。各々のBCU58は対応するメモリスケアユーラユニットM3U68の各々は両方とも対応するRAMメモリモアユール60に接続される。

プロセッサが自分のメモリモアユール 6 0 KT クセスする時、プロセッサは自分のB C U 5 8 を

通つて自分のMSU68に接続される。MSU 8 8 は未解決のメモリ要求があるか否かを決定す る。未解決のメモリ要求が存在しない場合、アク セスがただちに発生する。アクセスが決定されて いない場合、M S U 6 8 はメモリのサービスを最 初に要求したかを示すタグ( tag )を待ち行列に する。MSU68は先に来たものから先にサービ スを行りスケアユール方針に従つて要求を待ち行 列にする。特定の要求が列の先襲まで達した時 M S U 6 8 がこのことをプロセツサ又はアータボ ートに信号で知らせる。とのプロセッサ又はデー メポートは再び要求を発生し、メモリアクセスが ただちに行われる。プロセッサがそのプロセッサ - 以外のメモリモデユールにアクセスする時、パス 制御ユニット 5.8 はアータパス 5.6 を介して通信 が可能になるより構成されなくてはならない。故 K例えばプロセッサ P R 8 がプロセッサ P R 1 K 相当するメモリモアユール60Kアクセスする場 合、PR 8 化対応するパス制御ユニット 5 8 は、 プロセッサPR3をアータパス56に接続するよ

うに構成され、PR2に対応するBCU58は、 信号をアータパス5 8 によつて転送できるように 構成され、プロセッサPRIに対応するBCU 5 8 は(プロセッサPR 3 に向かう方向で)テー タパス56をプロセツサPR1に対応するRAM メモリモアユール60に接続するよう構成されな くてはならない。上記のように、プロセツサはま **ポラウンドロビンのオーターでスケソユールされ** た共有のデータバス56にアクセスできるまで符 機している。プロセッサはパスにアクセスした後 で、プロセッサはメモリ情報及び割当て先メモリ モアユールを示す割当てタクを連送する。各々の プロセッサ又はテータポートは、一度に1つだけ 未解決のメモリ要求を持つことができるので、ど のメモリモアユールも最大でもつまで未解決の要 水を持つことができる。各々のプロセッサのメモ リインターフェースは、アータパス56を通つで 送られてくるメモリ制御信号を鑑視する回路を有 している。との機能はメモリマッパー34によつ て実行される。

RICの内部RAMメモリは、好ましくは最小の微細加工特数が1ミクロン(ラムダ=0・5ミクロン)である(パスドライバーのような CMOS技術を実現する高出力構成素子を用いた) NMOSRICの中に作られた16KパイトのダイナミックRAMである。

イッチはある位置で単にメモリマッパ34をレジ スタ62及び64に直接接続するサービスを行つ ているので各々のプロセッサはそれに対応するメ モリモアユール60亿並列にアクセスすることが できる。他の位置のパイテイレクショナルスイツ チ 1 7 8 は、 M S U 6 8 を ( 短いパス 1 8 6 を介 し)アータパス56に接続するサービスを行つて いる。同様に、スイッチ182は、(対応するプ ロセッサがその対応するメモリモアユールにアク セスしている時)アータの流れをプロックするか 又は、単に短いパス184をアータパス156に 直接接続するか又は、短いパス184をパイディ レクショナルスイッチ180が封錯モードである 時に絶録されている2つのデータパス56の組化 方向を指定して接続するか、とれらのいずれかを 行つている。とのオペレーションモードは第21 図に示されていて、パイプラインモードでのRIC のオペレーションが可能にしてある。この場合、 各々のプロセッサはオペレーションの前段階から

**パスの両方に接続され、パイディレクショナルス** 

アータを受けとり、同時にオペレーションの次に使く取降にデータ出力の流れを与える。故に、パイプラインモードは、隣接するプロセッサの個別を組の間を異るデータの流れを並列に転送させてゆくことを必要とし、この機能は、パイディレクショナルスイッチ180をプロックモードにすることによつてまたペイディレクショナルスイッチ182を方向を指定して接続することによつて実現される。

プロセッサが離れたメモリモデュールにアクセスする時、 異る 3 つの構造から成る B C U が必要とされる。例をは、プロセッサPR 3 がプロセッサPR 3 がプロセッサPR 3 がプロセックロンカーのに対応する B C U 5 8 は PR 3 をデータパス 5 6 に接続しなければなられる 5 6 に接続しなければなってると V スタ 6 2 及び 6 4 に接続しなく ス 5 6 6 かでする レッスタ 6 2 及び 6 4 に接続ける 5 6 でかかっていまない。 本実施例に於て、 B C U 6 8 に必要な関整はデー

メパス 5 6 内の B C,U モー Y 制 御線 1.6 7 によつ て行われる。いずれかのプロセツサがアーメイス を制御する時、そのプロセッサは更にBCUモー ド線 1 6 7 を使つて全ての B C U を制御すること ができる。仲穀額160がプロセッサがデータバ ス56を制御していることを示す時、全てのBCU 58に於て満たさなくてはならない、唯一の必要 条件は、ペイテイレクショナルスイッチ180か アータパス56をプロックしていないということ である。更に、各々のBCU58内のパイテイン クショナルスイッチ178は、アータイス58を レンスタ62及び64に接続するように作動して いる。故に各々のアドレスレジスタ 6.4 は、要求 されたアドレスを受取り更に適当なMSU68が、 その中のメモリモアユール 6 0 内の制御レジスタ 70を作動させて必要なデータを供給させている。


B C U 5 8 を制御する上記のシステムはできうる範囲で最も有効な例というわけではないが、追加の制御線の必要性を最小にしてプロセッサ間におこる干渉を防止している。好ましくは、各々の

メモリスケアユーリンダユニット(MSU) 68では、第22図で示すようなオペレーション が行われる。データパス56がアクティイプである。 て、BCUモード側側167がアクティイプでは れた時はいつでも、MSUはアドレス線156の た頭ピットを見てアクセスがこのMSUに制る。 たりませりモアユール60に対するものであれる。 もしそのメモリのでこれが が未解決となっているか判断する。この場合 が未解決となっているが が未解決となっているが が未解決となっているが がませいたいのであれば、メモリの合 が未解決となっているが がまたはアータポに がまたはアータポに がたいのであれば、 がまる。 をしているが がまたはアータポに がまたはアータポに は、 たいのでした。 がたに がまたはアータポに は、 ないでもれる。 をしたいので がたれる。 をしたいので がたいので がたいので はたいので はたい

及び2つのアータポート)を待ち行列に並べられ る必要があるので、小さなシフトレジスタがこれ を実行する。同様にしてもし他のメモリの要求が 既に未解決のままである場合、地域的をプロセッ サによつて要求されるメモリアクセスは延期され、 ピジー信号がもどつてくる。メモリ脱出しが実行 される時は、アータパスが使用可能にたるのを符 つてから、アータワードを割合て粮168を通つ。 て指示された割合て先に転送しなくてはならない。 普込みが実行される場合には、回帰信号は必要な い。どちらの場合でも、MSU68はただ待ち行 列レジスタから次の未解決のメモリの要求を引き だし、そのソースに信号を送つてメモリアタセス が現在可能であることを知らせる。MSU68は 次のソースが要求を再び発生するまで待機し、そ れから上記のように適当なメモリのアクセスを行 わせる。

当分野に通常の知識を持つ者には明らかをように、アドレスレジスタ 6 4、アータレジスタ 6 2 及び制御レジスタ 7 0 は M S U 6 8 とそれに対応

するメモリモアユール 6 0 の間のインターフェースとして使用される。



本奥施例において、各々のメモリモデュールは、 16ピットアドレスでアドレス指定される。これ によつて、 4 つのプロセッサの各々に対し直接ア ドレス可能な領域を場合によつて64Kパイトま で増やすことが可能である。しかしながら、プロ セッサは2種類の型のアドレス、即ち16及び 32ピットを維持している。プロセッサ自身のメ モリモアユールに直接アクセスする為には16ピ ツトのアドレスが使用される。 3 2 ピットアドレ スは外部メモリへのアクセスの為使用される。他 のメモリモアユールにアクセスする場合は、プロ セッサは16ピットのアドレスを送りご所望の内。 部メモリモアユールと結合する割合て信号を与え るひとでメモリモジュールを指定する。 3-2 ピツ トのアドレスは、プロセッサの制御に従つで外部 ナトレス又はマッピングナトレスのうちいずれか となる。外部アドレスとなるようアドレスが指示 される場合、アドレスは外部メモリインタープエ ースに送られてプロセスが実行される。さもなけ れはアドレスはメモリマッパーに送られる。メモ

特開昭58-58672(22)

リマッパーはアドレスが内部のものか外部のものかを決定する為連合して探索を行う。内部のものであれば、関連した内部アドレスは外部メモリインターフェースに送られる。

(状況 イスのエンド・アラウンド・ループ54 を含む)状況パス52は4つのプロセッサPRO - P R 3 及び外部状況ポート 7 4 及び 7 5 を相互 接続している。状況パス52は桁上げ状況線190 桁上げ入力出力線191、オーペーフロー線192 負数線1944ロ線196プロセツサ同期線198. 及びシフト循環線199から成る7本の線のみを 有している。故に、エンド・アラウンド・ループ 5 4を含めても状況パスは、たつた14本の広さ しかない。各々のプロセンサは、プログラム可能 なスイッチである対応する一対の状況マルチプレ クサ48又は50を有している。これらのスイツ ナは、選択的に且つプログラムに沿つて各々の A L U 2 8 の状況出力又は入力線を状況パス 5 2 及びエンド・アラウンド・ループ54の両方を含 む状況パス線に、いずれかの方向を指定して接続

レクサ 4 8 及び 5 0 で選択された状況パス接続の いくつかの例を示している。プロセッサが独立し て動作する時、第23図で示すように状況線の接 続は必要とされず、状況マルチプレクサ48及び 50は状況イス5.2及び54に開路を作りだす。 灘 接するプロセッサがパイプライン構造で作動す る時、(例えばPR3の)テータ出力がPR2の 人力として与えられている場合、プロセッサ同期 線198のみが接続される必要がある。最後に、 プロセッサPR3及びPR2が32ピット又はそ. れ以上の規模のプロセッサの一部としてロックス テップ構成で作動される場合、プロセッサPR2 の状况出力は、全てプロセッサPR3に対する状 况入力として接続される。プロセッサ同期線は、 ロックステップモードで使用され現在のオペレー ションが完了する前には確実に新しいオペレーシ ヨンが開始されないようにしている。例えばロッ クステップ構成のプロセッサがアクセスしている 全てのメモリモアユールに対し、他のソースから

している。第23から第25図は、状況マルチプ

の未解決なメモリ要求が不均一に配分されるととによって、全でのプロセッサーは、そのメモルのアロセッサーは、いったののルテブレクサ48及び50によるアログラムが発される制御級によって登録して、のよりのは、ALU28及びフラグレンスタ46から196は、ALU28及びカカンファグリンクイン及が関サウトに接続される。外部はアロセットに接続される。外部は接続回路を有して、560回線のアログラム可能な接続回路を有して、る。

本発明である再構成可能な多重プロセッサ機能を提供する為共働する上記で示したような構造的 特徴はこれからさらに詳しく説明する。

第26、27及び28図は、本発明である再構成可能な集積回路のオペレーションの3つの主要なモードを示している。第26図は、全体的に独立するモードの組織を示している。このオペレー

ションではプロセッサ P R O - P R 3 は単一チップ上に配置された実質的に 4 つの独立するプロセッサとして働いている。 4 つ別々の命令の流れが別個のプロセッサ P R O - P R 3 に与えられ、独立するプロセッサ間に必要とされる唯一のインターフェースは、制御パス及びデータパスプロトコールによつてアクセスされるものである。

同じ構造はまた配列処理オペレーションを行えるようになつている。配列処理に於て、プロセッサ間の相互接続は独立モードの場合と同じである。配列処理と異る点は、各々のプロセッサが、同じ命令の流れを受けとつているということである。もちろん配列処理はまたプロセッサのロックステップで接続されるプロセッサの2次的な組(例えば2つの32ピットプロセッサ)に基づき構成される。

第21図は内部的なロックステップモードで作動されるRICの例を示す。この例では、4つ全部のプロセッサが再構成されて単一の64ピットプロセッサとして作動するようになつている。こ

の構成では、制御パス14が単一の共通な命令の 流れを選んでいて、この命令の流れを全てのプロ セッサが受け取る。上配のように必要な同期桁上 け及び状況ピットは状況パス52及び54によつ て通信が行われる。更にシフト及び循環連結が設 けられているので望みのピット又は循環オペレー ションをどれても 6 4 ピットワードでテータバス 5 6 を介し実行することができる。(この連結に 関しては、テータペス56は、上記で示したより にパイプラインモードで構成される。)1ピット シフト及び循母がシフト/循母額199によつて 実行される。RICをとのモードに正確にプログ ラムすることによつて、各々のプロセツサが64 ピットワードの16ピットセグメントの統出し又 は省込みを行い金てのプロセッサが4つのRAM メモリモアユールの対応する位置でとの読出し又 は書込みを同時に行りので、単一クロックサイク ル内においてRAMメモリ 6 6 に対する 6 4 ピツ トでのアクセスが可能となる。

第28図は、パイプラインモードで作動するよ

できるよう構成される。更に、ロとも可能であるのでは、ロとも可能であるので、RICは例えば32年作ったからでも接続である。とは例えば32年作った作動すインを存むして2段パイプラインを作ったがあるである。とのでは、アータがあるのでは、アータがあるのでは、アードパイプライはできる。とのでは、アードパイプラインでは、からないのの32ピットではないのでは、アードパイプラインではできる。とのでは、アードパイプラインでは、からないのでは、アードのではできる。とのではないのでは、アードではないのでは、アードではないでは、からではないでは、アードではないのでは、アードではないのでは、アードではないのでは、アードでは、アーでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アー

再構成を行うねには、3つの主要な型の割込みが使用される。第1の型の割込みは、他のプロセッサ(即ち、割込み先(interruptee))の資源にロックステップモードのオペレーションを設定するように要求する。このモードでは、1つのプロ

**り構成されたRICの例を示す。との構成におい** て、4つのプロセッサは、もともとは単一のテー タの流れであつた連続するオペレーションを実行 している。即ち、全体的な命令の組は、(プログ ラマーによつて) 4 つのオペレーションの組に分 割される。との4つのオペレーションの組はそれ それほぼ同じ時間を必要とする。 そこで 4 つのプ ロセッサは各部分が連続するデータの流れのうち、 分割された命令プロセスの一部分のみを各々で実 行する。故に、とのようにして小分けされた命令 の組を用いてデータの流れを操作しなければなら ない場合、スループツトは 4 倍になる。命令の組 はプログラマーによつて4つの命令のサブセット に分割されるので、チップレベルでは、命令の流 ・れは単に1つ1つがパイプラインモード内の各々 のプロセス段階に向けられたもつの別々で個別の 命令の流れとして現われる。上記で示した通り、 BCU58はデータバス56を小分けして、パイ プラインモードで連続するステーツの間(即ち、 雌揺するプロセッサの間)をデータが直接の転送

セツサが共働単位の中の他のプロセツサのオペレ ーションを支配していて、故にとのプロセッサは ロックステップでの共働単位内のマスタプロセッ サと呼ばれる。この型の割込みのプロセスを(プ ロセッサがコンテクストスイッチを実行した後で) すぐに実行することを全てのプロセッサが受理す る場合以外は、割込みはこれ以上の動作をおとす ことはなく、マスタープロセツサによつて後で改 めて発生される。との場合、自分の割込みが拒絶 されたマスタプロセツサは、そのプロセスをハツ ファの中に入力しておいて、さらにスケソユール を変更し、久のスケンユールによるプロセスの実 行を開始する。その後再度割込みを送ることもマ スタープロセツサの役割である。故にロックステ ップでの割込みは、すぐにプロセスが実行可能な 時のみ受け入れられる。「どこそこのプロセッサ が必要とされている」「自分のプロセッサは、今 は使用可能である」「自分のプロセツサを解除せ よ」及び「どとそとのプロセッサーが解除される」 等といつたオペレーションを意味するプロセッサ

間での割込みの必要性を最小限にして、このプロトコールはプロセッサ間の通信を最小にしている。 これによつて割込みに使用されるパスサイクルの 数が成つてプロセス及び割込みのスケデューリン かな雑でなくなつている。単に拒絶された割込 みをパッファしたり、延期したりすることは、上 記で示した選択しりる例に比べて複雑なプロセス ではない。

ロックステッププロセスでの割込みのみに安す コンテクストスイッチは他の型の割込みでいるカーストスイッチはから、マイクロックステップに構成ステップの全期間である。実際レープロセッサのマイクロシーケンサのではなった。ない、との場合シーケンサののチースをはなった。なくないのかのかのかのかいますののようのかいて、マイクロシーをあるのか問題となるのかののようないでは、ローのようないでは、ローのようないでは、ローのようないでは、ローのようないでは、ローのようないでは、ローのようないでは、ローのようないでは、ローのようないでは、ローのようないでは、ローのようには、ローのようには、ローのは、ローのは、ローのでは、ロ ち従来装置におけるマクロ命令に相当するものを 実行する間に削込みが発生可能である。本実施例 では、マイクロ命令を省略すれば複雑さを破少で きるが、これを使うことも可能である。マイ在する。 の合金使用する意義には、2つの要素が用する。 第1は、大規模CPUに多重チップを受大限に利用 合のような応用例では、その性能を及大限に利用 する為にマクロ命令が使用されないことである。 第2は、あるマイクロ命令はストリング操作のように非常に長くなるということである。

ロックステップ構造の中の従属プロセッサ (slave processor)の割込み管理回路は自分を 指示する割込みの存在を知る為に制御バス14の 鑑視を続けている。しかしながら、もずれのクステップで構成される共働単位内の切けれいいるプロセッサがその共働単位を持つ割込みを鑑視しいます。 従来しセッサに向けられる割込みを鑑視して構成 るマスタープロセッサは、ロックステッとは される共働単位内の全てのプロセッサにおける違

ロックステップの共働単位内で作動している従 異プロセッサがロックステッププロセスより低い 優先厭位を持つ割りとみを受けとる場合、従属プロセッサは、低い優先性のプロセスをベッフアし、 後にスケアユールし直す。故に、マスタープロセッサが、共働単位内の他のプロセッサのいずれかに向けた割込みを確認する必要のある間は、ロックステップより低い優先順位を持つているいかた る従属プロセッサの割込みに対し、マスタプロセッサの割込み管理回路はいかなる機能も実行する必要がない。それぞれの従属プロセッサ内の割込み管理回路12は低い優先順位の割込みをパッファする。

第2の型の割込みは割込み先プロセッサが実行する、いくつかの計算を特定することを要求する。(即ち、これはよく知られる・古典的・な割込みの次には、実行する。)との型の割込みの次には、実行する。との型の部込みの次には、対している。このような割込みがサービスの為にスケアユールされた時には、割込みの後で与えられた第1番目の命令に従つてコンテクトスイッチを行つている。

第3の型の割込みは、パイプラインプロセスを 開始させる。パイプラインでの割込みの管理は、 ロックステップ型での割込み管理と同様である。 マスタープロセッサがパイプラインの割込みを送 り出すと、これを受けとつた全てのプロセッサは、

自分がパイプラインプロセスに参加できるかを信 母で知らせる。受取つたプロセッサが全てそろつ て参加できない場合、削込みは無効となつて後で 再び統行される。同様にパイプラインプロセスに おけるマスタープロセツサは、共働単位内のいず れかのプロセッサに向けられる割込みを鑑視して ペイプラインプロセスより高い優先順位を持つ割 込を実行している。従属プロセツサは低い優先性 の割込みのみをオッファする。パイプラインでの 割込みの制御とロックステップでの割込みの制御 との間の主な違いは、パイプライン割込みプロセ スセの従属プロセッサがそのそれぞれの持つマイ クロシーケンサ36を使用し独自のマイクロ命令 の流れを実行していることである。故にそれぞれ の従属プロセッサのマイクロシーケンサ 3 6 内に 合まれるコンテクスト は保持されたままである必 要がある。

受限が共用されている場合、前に述べたように アッドロックの発生は、非常に危険であつて必ず 避けなければならない。例えばプロセッサPR1

の8本の低いオーダーの線に示される256の優先順位がシステム内に存在できる。割込みが認められインファされる時はいつでも、優先順位に関する情報もインファされる。インファされた割込みがサービスの為にスケシュールされる時、8ピットの優先性に関する情報を含む割込み制御ワードがとりだされプロセスを開始させる。

 及びPROがそれぞれプロセッサPR2及び PR3、 両方の受源を使いたい場合、またプロセツサ PRO がプロセッサPR3を支配しようとしている一方 でプロセンサPR1ができ続きプロセンサPR2 を支配している場合、もしもプロセツサPR1及 びPROがそれぞれの可動できないプロセンサ PR2、又はPR3が可動できるようになるのをた だ待つようにだけプログラムされているとすると、 アッドロックが起とりうる。本発明においては、 いくつかの手段を構じてアッドロックを防いてい る。第1に各々の実行中のプロセス及び各々の割 こみには、プログラマによつて独得な優先順位が 与えられる。概念的には、各々のプロセスにその プロセスの優先順位及びプロセスを開始させる割 込みの優先順位と同一の名前をつけると考えるこ とができる。システム内で実行中の全てのプロセ スは、異る優先順位をそれぞれ持つ為、より高い 優先順位を持つ割込みが割合てプロセツサを先取 するので行き詰まりは起こり得ない。本実施例に 於ては、1回の割込み期間中には、アドレスパス

存否といつたロックステップ内の相対位置によつ て時々わずかな違いはある。)ロックステップで 接続するプロセッサ間における違いは、これらプ ロセッサの位置がプロセッサ間のハードウエアの 相互接続を決定していて、マスタプロセッサが共 働単位内の全てのプロセッサに対しより高い優先 順位の割込みを実行していることである。パイプ ラインプロセスでは、各々のプロセツサは、同じ 割込みで割込みが行われ、もともとは各々のプロ セッサは同じ命令の流れを処理しパイプラインプ ロセスを行つている。引き続きパイプラインプロ セス内の各々のプロセンサは、異るマイクロ命令 の流れを実行することができる。次に、プロセツ サは元の共通なマイクロ命令の流れをそれぞれの 持つ場所の数によつて分岐し、それに対応する適 当な分岐を選択し各々のプロセッサに対する別や のマイクロ命令の疏れを作る。パイプラインモー ド内の各々のプロセツサは別々のマイクロ命令ル ーチンを行りことができても、全てのプロセツサ は、チップを管理するという目的では同じプロセ

特開昭58-58672 (28)

スを実行していると考えられる。パイプラインでの共働単位内のマスタープロセッサは、ロックステッププロセスと同様に単位全体に対しより高い優先性を持つ割込みが処理される。 1 つのプロセッサのみを必要とするプロセスは、多重プロセッサでのプロセスを管理する為に必要としたプロトコールは必要としない。

2 5 6 のみの有効なプロセスが存在することを意味する。有効でないプロセスは数に制限なく存在可能である。

例えば本発明による再構成可能な I Cを用いて 3 2 ピット C P U に対抗することを仮定する。再構成可能な I C に おけるプロセスは以下のようなタスクが与えられている。即ち命令とり出し、コンテクストスイッチ、命令間の対抗、外部割込みレベルどとに 1 つのプロセス、自己テスト、リセット等である。この場合 2 5 6 のプロセスで適しているように思える。

各々のプロセッサ内の割込み管理回路12の主
なタスクは、割込み信号プロトコールに従みで信
号を受取りまた発生することである。割込み管理
回路12は割込み信号を送信及び受信している。
がしい割込みが受けとつた時はいつもスケデュー
が16に信号を送り、現在実行中のプロセスの優先順位と比較した新しい割込みの優先順位を記憶
せる。スケデュー
が16及び割込み管理回路12は両方とも現在実行中のメスクの優先順位を記憶

256の優先性レベルを用意すればたいていの 応用例には充分である。故に本実施例ではこれを 採用している。しかし、もつとたくさんの優先性 レベルを用意することが望ましい場合、例えば8 ピットによる優先順位の特定より10ピットを使 うことはもちろんとるにたらない問題である。 256の優先性レベルを用意することは1度に

している必要がある。新しい割込みが現在実行中 のプロセスを統行させる時、スケデューラー16 はただちに新しいプロセスがシーケンサ36の内 容を含めた全体的コンテクストを記憶することを 必要とするか否か又は、部分的なコンテクストス イッチのみを必要とするかを確認しなくてはなら ない。必要なコンテクストスイッチについての情 報は、高いオーダのアドレスピット84でコード 化される。優先願位の特定には8ピットしか必要 としたいので必要なコンテクストスイッチの租度 といつたような割込みに関する追加情報をコード 化する為にもピットが使用される。受取つた割込 みの優先順位がより低いものであつてその為パッ ファされる場合、とのようなプロセスは必然的に ロックステッププロセスでないので、パッファさ れた優先順位が最終的にスケアユールされる時に は、全部のコンテクストスイッチが必要となる。 ロックステップのプロセスだけは、全部のコンテ クストスインチを必要としない。このような場合、

スケアユーラは適当なコンテクストを記憶し、現

在のタスクをパンファし、プロセンサが新しいプロセスを開始する用意ができたことを割込み管理 回路 1 2 に知らせる。

スケアユーラ16の構造及びオペレーションは、 郎29図を参照してこれからさらに詳しく説明を 行り。スケアユーラ16は優先履位によつて有効 カプロセスのリストを作つておかたくてはたらた い。有効プロセスとは、スケアユールすることの できる最も高い優先順位を持つ時、実行を開始す るプロセスである。ハードウェアを節約する為に 本実施例では、 1. ピット毎の256のリスト即ち、 有効なタスクを記憶する為の有効プロセスパツフ ア200を保持している。 特定のプロセツサがし と名づける有効プロセス(即ち)の優先性を持ち 実行を待つプロセス)を有している時はいつでも、 スケアユーラ16の中のとのプロセツサに対応す る有効プロセスパッファ200の1番目の位置に 1 含まれている。有効プロセスペッフア200内 のプロセスは実行の為のスケテユールが行われる 時には、パッファ200内に於るこの位置(これ

スケアユー 9 1 6 のオペレーションは第 3 0 図の流れ図で示される。スケアユー 9 1 6 は、割込みの発生、有効なプロセスのプロック、又はは、プロセスの完成の 3 つの起こり 9 る原因 ( 誘発要素 ) の 1 つによつて作動されるようになる。プロックされるプロセスとは、必要な資源が使用できない為実行の統行を中止させられるものである。例

プロックされたプロセスは、もし必要であれば メイマー206を使つてプログラムすることがで きる。このようなプロセスがプロックされる時、 プロセスは命令でタイマーをプログラムする。タ イマー206がゼロまでカウントグウンする時、

スケデューラ18を作動させる誘発要素が生じる。 この要素によつてスケデューラ16は通常のスケ アユールサイクルを実行するようにたる。タイマ - 206をセットしたプロックされたプロセスが **最も高い優先願位を持つていれば、スケヂューリ** ングが行われる。しかしながら制御パス14から 割込みを受けとる場合、又は他のプロセスがプロ ツクされる場合又はプロセスが完了した場合には タイマー206は作動したくなる。このような場 合には通常のスケアユールサイクルが開始され、 故にタイマー機能が不要になる為タイマー206 は作動したくたる。このプロックされたプロセス に対するスケアユーリング法は、一方ではプロッ クされたプロセスに引き続き、チップの貴家を使 用させいつ必要な登録の用意ができるか判断させ ていて、また他方ではより高い優先順位を持つア ロセスを必要な時間より長くプロックさせている 間を調整するものである。との調整は低価格のハ ードウエアですみ、良好たスケデユーリング動作 を得ることが期待される。しかし、現在のプロセ

スの実行を統行しつつ、現在のプロセスより高い 優先履位を次のプロセスが持つようにすることは、 スケアユーラ 1 6 のオペレーションをいくらか複 雑にすることになる。

スケテュータ16が割込みによつて呼び出され る時、(レンスタ202から入力された)現在の プロセスの優先順位及び(レジスタ204から入 力された)次のプロセスの優先順位の高さと共に 受取つた割込みの優先順位がコンパレータ212 によつて比較される。 新しく受取つた割込みが3 つの中で一番高い優先順位を持つ場合のみ先取が 起とる。先取する必要がある場合、現在のプロセ ヌを停止させコンテクストスイッチが実行された 後でだけ新しく受けとつた割込みが開始される。 スケアユーラは次に次のプロセス及び現在のプロ セスの優先履位の高さを次の優先履位の為のレジ メタ204に入力する。有効プロセスパッファ 200内の対応する優先性レベルに1を書きとむ ととによつて現在のプロセスがパッファざれる。 先取する必要がない場合、新しく受けとつた割込

みは、有効プロセスパッフア200にパッファさ れ、パッファされた割込みに関する情報はこれ以 後受けとり側のプロセッサに記憶される必要はな い。次の優先先順位と割込みの優先順位のうち高 い方が次の優先順位の為のレジスタ204に入力 される。故にある場合では次の優先順位の為のレ ンスタ204が有効な情報を内容として持たない よりにするととができる。これは、有効プロセス パッファ200によつてリニアな検索を行い次に 最も高い優先順位を持つプロセスを発見すること が時として必要になるからである。必要とされる 時に次の優先順位の為のレジスタ204の内容が 有効でなかつた場合、スケデューラ16のオペレ ーションは他に有効なプロセスが発見できない場 合も含めて有効なデータが見つかるまで停止する。 最終的にプロセスを完了することによる作動をお こす原因が受けとられると、(これはプロセス状 況ピットを通してスケアユーラ18に知らされる) 次のプロセスが開始し、次に高い優先順位を持つ プロセスの検索が開始される。

ICWのタイプフィールドは命令オプコードに 類似する。タイプフィールドは 4 ピットであるが、 3 つの型の ICWが規定されている。タイプ 0 は 単一プロセッサによるプロセスの為であり、タイ プ1 はロックステッププロセスの為、またタイプ 2 はパイプラインプロセスの為のものである。タイプフィールドは割込み管理回路に対する命令と しても使用され以後の割込みの発生を命じている。

位置フィールドは、予定された割込みを受けと つたかを確認している。とのフィールドには各々 のプロセッサに対し1ピットが含まれていて各々 のピット位置における内容を使用して、それに対 応するプロセッサが割込みを受けとるべきである ことを示している。

優先性マスクフィールドはプロセスの名前又は 優先順位とは異る実行の優先願位を特定する為に 使用される。首いかえれば、優先性マスクフィー ルドが使用される場合、プロセスの優先顧位というよりむしろ)せり合う時 の優先顧位(bidding priority) と考えるとと ができる。PMピットは、優先性マスクが使用さ れるか否かを特定する為に使用される。優先性マ スクは、多重に要源を利用する必要のあるに使用さ れる。優先性マスクは、他のどのプロセスにも与 えられていない 優先値を使うように限定されている。 さもなければ、 2 つのプロセスが同じ優先順位で要源をとりあう時、 アッドロックが起こりうるからである。

次の優先性フィールドは同一プロセスに多重質 先レベルを与えることができる。このフィールド はNTピットが1である場合のみ有効となる。と の機能によつて、ランタイムで規定される優先順 位をプロセスに与えられる。との機能は、プロセ スの非常事態がやがて変化する時に有効となる。 例えばプロセスは、特定の優先性レベルを持つ割 込みを、必要なサービスを予期して発生するとと ができる。割込みが直ちに動作を開始させない場 合でも、割込みのイニシェータが後にプロセスを 開始させる。しかしながら、時間的な遅れによつ て(本実施例に於て)割込みのサービスを受ける 必要性がさらに急を要するようになるのでイニシ エータは次に乗も高い優先順位を持つ創込みが発 生可能になる。次に高い優先順位についての情報 は次に高い優先厭位の為のフィールド内に含まれ

ている。との機能を利用する別の方法としては同一プロセスの多重処理を開始する方法がある。このモードのオペレーションでは、ある優先性レベルへと位置フィールドが変力を使わる。同じ位置でれる場合には回帰的ルーテンを使用することができる。

最後に、制御記憶アドレスフィールドは現在の 割込みによつて呼び出されたプロセスマイクロル ーチンのマイクロ命令のアドレスを指示している。

前に述べたように、割込みが送られた時には、 14本の制御記憶アドレス線84のうちの8本の 線のみが使用されて優先性がコード化される。故 に、残る利用可能な6ピットのうち1ピットを ンテクストスイッチを全部統行するか又は一部統 行するかの決定の為に使用することができるに にとれ以外のもう1ピットは割込みをポッファ にとれるでするいとでする にとれるの判断の為に使用される。故に第32図 は割込みが送られる時の制御記憶アドレス線84

# のフォーマットを示す。.

劉込みシステムのオペレーションをさらに明ら かにする為に、第33図は、プロセッサPR3が プロセッサPRIに対し割込みを発生した場合の サンプル劉込みに相当するタイミング表を示して いる。タイムnにおいてプロセッサPR3が制御 パス14を支配していて、(線13上に)自分が 則込みのソースであるという信号を与えていて( 銀DR1上には)割込み先がプロセッサPR1で あるという信号を与えている。同じこのメイムに 於ては現在の割込みが確認されるまでは他の割込 みが制御額14を通つて転送されるととはないの でプロセッサPR3は、副込み準備額104の電 位を引き下げる。次のクロツク関隔では、プロセ ツサPR1は、劉込みパスト1の適当な級の電位 を上げることで劉込みの確認を行い、コンテクス トスイツチを実行した後でプロセッサPR1が割 込みのプロセスを開始させたことを知らせている。 次にプロセツサPR3は、別込みによつて知らさ れたプロセスを開始させる為のマイクロ命令のア

ドレスを転送するアドレスパス 8 4 を操作する。 プロセッサ P R 1 がそのコンテクストスイッチの 実行を完了すると、プロセッサ P R 1 がこのマイ クロ命令のアドレスをロードし、割込みパス I 3 及び割込み準備額 1 0 4 の 電位を引き上げて(又 は引き下げを止めて)割込みが再び受けとれる状 態となつたことを知らせる。

ことまでは再構成可能を機能及び多重プロセッサ機能を提供する割込みプロトコールの組織を説明してきた。再構成可能機能を提供する為に必要な命令構造に使用するこの他の構成要素は、DLA22及びDLAデコーダ26によつて過訳される時に、状況パスマルチプレクサ48及び50の再構成を特定するか又は、BCU58の内の1つに含まれるパイテイレクショナルスイッチ178、180及び182のオペレーションを特定する命令を有している。

本発明の再構成可能な I C の実施例は、 8 4 ピンパッケージの中に含まれる。 ( 6 4 ピンでデータ及びアドレスをまかなう 1 1 2 ピンパッケージ

も選択できるがあまり経済的でない。)

ある種の構成に関しては、84ピンパッケージをフルに必要としない。故に、このような応用例の為に設計されたRICを中間的な量で製造する為には、もつと安価なパッケージを使用することができる。

本発明のRICの為に好ましいパッケージは、例えばことに参照として示すエレクトロニクスマガツン1981年6月30日号の39から40頁で記載されるような84ピンプラスチック・リード・チップキャリアである。しかし餌34図ではRICが超大規模DIPパッケージの中に含まれる場合のピン配置を便宜上示す。

本実施例のIRCは2つの16ピットアータ/アドレスポートを有している。各々のポートはアータ及びアドレスを選搬する為の16本のパイディレクショナル銀を有している。ポート1におけるアータ/アドレスピンは、1から16まで、ポート2のピンは26から41までの番号がふつてある。アータポート2の対応するアータポート1

ることができる。外部アータポートには主として 2つの機能がある。 第1の機能は、外部データポ ート12及び18としての役目である。 データポ ートの主要機能の一つは、内部データパス56と 外部データポートピンの間のインターフェースと しての役目である。実際上これの意味することは、 アータポートが内部命令を受けとつてアータ及び アドレスを外部に送る機能を持つということであ つて、アータポートはとの機能を果たし、それを 適当な信号にして外部ピンに送ることができる。 第2にアータポートは、外部ピンから情報を受け とり、次に適当に変換して、適当にその信号を内 部 R A M パス 5 .6 に送つている。 第 2 の 主要機能 は、プロック転送モードである。これは、例えば 1つのアドレス及びデータワードを外部に送る命 今を送るかわりに、内部的に制御及び命令を受け る多重アドレス及びデータワードを送り出してい る比較的一般的な命令を送つている点で上配に脱 明した他のオペレーションとはわずかに具つてい

る。

のピンは、機能的に等しいのでポート1で動くピ ンのみに関し示す。第1及び第2図で示す外部や ータポートF2及びF3にアータポート1及び2 が対応する。簡単なピンの配線に加えて、外部デ - 4 ポート 7 2 及び 7 3 は、 1 個以上の R I C 、 外部メモリ、I/O装置及びアドレス装置の間を 結ぶ共有外部ペスの制御に対し仲裁を行う和職信 号 ( handshake signals ) (ピン17及び18) を有している。各々のポートは、パスでのデータ 及びアドレスの送信及び受信の同期を行う為の追 加のピン(22及び23)を有している。各々の ポートは、パスの状況、及びパイディレクショナ ルカー対のプロセッサ \* グアイデンテイフアイヤ - (·2 4 及び 2 5 ) に信号を送るパイデイレクシ ヨナルなる本の線の組(ピン19-21)も有し ている。データポート1と2は独立している。し かしながら内部的には、両方のポートに同じオペ レーションを回帰的に実行させ、外部的には2つ のポートを1つのポートのように扱うことでこれ らのポートを単一の大きなポートとして作動させ

従来において、データ又はアドレスの内の最上位の固まり(chunk)は第1のサイクルで送られ、それに連続するサイクルにおいて次次とより下位の固まりが送り出される。全てのアドレス又はデータの固まりは最初の(最上位の)固まりが送られた同じポートから送られる。

これらの2つのテータポートはチップ上の全てのプロセッサに共通する。2つ以上のプロセッサを持ついかなるプロセッサ又はいかなる内部構成も、いずれかのテータポートを使用可能である。ポートは、プロセッサ内のメモリマッパー34によつて選択される。

以下で述べる外部通信プロトコールに関する機能に加えて、外部データポート 7 2 及び 7 3 もプロセンサによるデータパスプロトコールの使用に関し、上記で説明したものと全く同じ回路を有しているので、外部プロセンサもまたチンプ上のメモリにアクセス可能である。

特開昭58-58672(31)

求を D.P. A V 信号でマスターに送つている。マス ターは、 D P G R 信号の電位を上げることでパス が使用可能であることを知らせる。この他のモー ドの仲隶機構としてはラウンドロピン機構がある。 この機構では、論理1がデータパスを使用するプ ロセツサの間を循環している。RICがテータル スのオペレーションを完了しているか又は、統行 中のものがたい場合、RICはそのDPARの電 位を引きあげる。とれは、隣接するRICの DPGR信号に接続される。テータパスオペレー ションが統行中である場合、DPGR信号が1に なると、RICがアータパスを支配するようにな る。さもなければRICはそのDPGR信号の電 位を上げる。パスを使用できなかつたRICは他 の資原がいずれもパスの使用を必要としていない と判断した場合にとのRICは循環している1を トラップする。そとで(もし存在すれば)同期を 維持する為にこのRICはそのDPGRを引きむ けて1を再び循環させる。

アータパス状況: 各々のポートがアータイスの

館 隣接するRICへの書込み 「隣接するR'I Cからの読出し 割合てアドレスへの書込み 割合てアドレスからの銃出し

メモリへの書込み

メモリからの観出し

1 9.

0

n

2 0

0

2 1

n.

1

0 .

1/0 装置への客込み

1/0 装置からの読出し

46)を有する。アータパスを制御している使用 中のプロセツサはパイテイレクショナルピンに出 刀してデータパスの状況を知らせる。状況ピンの 配置は、ポート1に関しテープル1にリストして ある。(ポート2はピン44-46が第34図の ピン19-12に相当することを除けば同一であ る。)

アータパスの仲敦

共有のデータパスを仲載す

る機能が備えられている。各々のRICは、外部

仲載回路、マスタースレープ機構、又はラウンド

ロピン仲戦機構で動作する。RICの動作が開始

すると、仲裁モードが指示される。仲裁信号はテ

ータパス可動(DPAV)及びアータパス容認

.(DPGR)倡母と呼ばれる。信号はポート1に

ポート2 に対しては DPAV2及び DPGR2 (ピン

42と43)と表示がつけられる。以後とれらの

信号の表示は2つの同一なポートの間を区別する

為にお照番号を使わずに参照する。外部仲裁回路

モードが使用される時RICがプロセスを開始し、

外部回路に接続するDPAV出力信号の電位を上

"仲戦機構がプロセッサの要求に対しデータルス"

が使用可能であるか判断し、要求元のDPGR信

母の電位がひき上げられる。マスタースレーナモ

ードでは、マスターRICが常にバスを制御して

いる。従属RICがパスを使用したい場合には要

状況を示するつのピン(19~21及び44~

けるととによつてパスを支配する。

対しては DPAV1 及び DPGR1 (ピン17と18)、

## アータパスピン配置

|      | テ  | -   | - 9 |   | 2   | C   | 状         | i OR     | l ld         | ・デ  | ٠ _        | . 9 | <b>7</b> f | ' ス     | オ | ~  | V   | _          | シ   | 3  | v  |   |
|------|----|-----|-----|---|-----|-----|-----------|----------|--------------|-----|------------|-----|------------|---------|---|----|-----|------------|-----|----|----|---|
| C    | 型  | 式   | *   | 亦 | Ł   | . T | <u>را</u> | る        | ۰            | デ   | · _        | 9   | 74         | っ       | ォ | ~  | V   |            | シ   | 9  | v  |   |
| , VC | 英  | L   | . 7 | H | . 4 | 7   | 0         | 割        | #            | τ   | 先          | が   | 存          | 在       | し | 3  | る   | ۰          | EP  | 5  |    |   |
| 8    | 当  | 7   | 5   | h | た   | R   | ·         | С        | ,            | デ   | _          | 9   | 転          | 送       | Ø | 敬  | 初   | Ø          | 赔   | 分  | K  | ٠ |
| ľ    | 7  | て   | 梢   | 定 | ₹ 3 | n   | た         | ァ        | ۲            | ・レ  | ス          | K   | ı          | る       | 割 | 当  | τ   | ,          | シ   | ス  | テ  |   |
| 4    | بر | æ   | I)  | 又 | H   | シ   | `.ス       | テ        | 4            | ٠١, | <b>/</b> 0 | 크   | =          | ッ       | ١ | Ø  | 4   | っ          | で   | あ  | る  | ۰ |
| BA   | Ш  | بار | 又   | H | 書   | 込   | 4         | オ        | ~            | V   | _          | シ   | 3          | ン       | H | خ  | n   | 5          | 4   | ,0 | Ø  |   |
| 9    | 合  | τ   | Ø   | 6 | ・ナ  | 'n  | て         | , b      | 爽            | î   | ्व         | 能   | で          | あ       | る | ۰. | h   | ナ          | ħ   | か  | Ø  |   |
| W.   | 合  | τ   | 先   | K | 転   | 送   | さ         | n        | る            | 1   | 6          | ميا | ッ          | ŀ.      | 7 | 1. | v   | ス          | ュ   | =  | ッ  |   |
| ١    | 及  | v   | 1   | 6 | ٩   | ッ   | ŀ         | 7°       | <del>-</del> | g   | э.         | =   | ッ          | ,<br> - | ø | 奥  | 際   | Ö          | 数   | は  | ,  |   |
| R    |    | ¢   | Ø   | プ | . 🕳 | r   | ラ         | <b>7</b> | ĸ            | r   | っ          | τ   | 又          | は・      |   | 割1 | 合 : | T (        | D . | ۸. | -  |   |
|      |    |     |     |   |     |     |           |          |              | •   |            |     |            |         |   | 的  |     |            |     |    |    |   |
|      |    |     |     |   |     |     |           |          |              |     |            |     |            |         |   | 効  |     |            |     |    |    |   |
|      |    |     |     |   |     |     |           |          |              |     |            |     |            |         |   | ~  |     |            |     |    |    |   |
|      |    |     |     |   |     |     |           |          |              |     |            |     |            |         |   | ナ  | •   | •          |     |    |    |   |
|      |    |     |     |   |     |     |           |          |              |     |            |     |            |         |   | 分  |     |            |     |    |    |   |
| Ø    | 割  | 合   | τ.  | æ | 决   | 定   | す         | る        | ァ            | ۲   | レ          | ス   | を          | 特       | 定 | し  | τ   | h          | る   | •  | 劉  |   |
| 合    | τ  | 7   | ۲۰  | レ | ス   | を   | 含         | t        | 1            | 6   | ٠          | ッ   | ۲          | ュ       | = | ッ  | ١,  | 0          | 数   | H  | ٠. |   |
| 使    | 甪  | 者   | K   | ļ | っ   | て   | 特         | 定        | さ            | ħ,  | る          | •   | ح          | Ø       | Æ | _  | ř.  | <b>C</b> . | Ħ.  |    | 7  |   |
|      |    | _   |     |   | _   |     | _         | _ '      | ٠            |     | _          |     |            | _       |   | _  |     |            |     |    |    |   |

ドレスは、データパス上の全ての受信プロセッサ

特周昭58-58672(32)

に送られる。受信側は、アドレスが自分の持つアドレスの1つであるかを判断する。全てのアドレスを受取つたプロセッサは、データパスオペレーションの残り部分を分担し統行する。メモリ及び1/0 割当てオペレーションに関してのアドレスの長さ及びデータの長さのフォーマットも使用者によつて特定される。

解除する理由は、他のデータペスの処理がその間

行われるようにさせる為である。この解除の方針

アータ転送同期: これら2つのピンは、ソースと割あて先の間のアータパス上をアータが正確に 転送されていることを確実にする為に必要とされる。これらのピンは、情報転送可能(IA)と情報受信(IR)である。情報転送に関するプロト

コールは、以下の通りである。アータペスの間仰をでいるがらソースはたかりに情報といっただがしていまった。アースピータは、カースはアータは、リースピータは、リースピータは、リースピータがある。リースにはがいて、大きないのでは、カースは、大きないのでは、カースは、大きない。リースをは、カースをは、大きないるがあります。

要約すると、 データパスが特定されるととで融通のきく仲銀プロセスを持つ仲銀アータパス回路網が構成される。情報転送の割当ては、 割当てを アドレスする機能を持つので一般的なものである。情報のフォーマットは R I C をプログラムし、メモリ及び 1/0 システムを構成することで特定されるので一般的なものである。 最後に、情報の転送

は、ある点からある点の間でも又は間にいくつか の分岐を含むもの(マルチドロップ)であつても よい。

割込みポート(ピン51-58)はこの目的を 果たしている。第1の目的は、従来のマイクロコ ンピュータ及びマイクロプロセッサが行つていた。 のと同様に外部からの割込みを受けとりプロセス を行りことである。割込みの概念は、他の受信側 プロセツサに割込みを送信する機能とよるにとの 従来的な目的も達成できるよう一般化される。と の一般化によつてチップ内部の通信が可能となる。 チップ内部の通信を可能にするという目的は、 RICにタスクをコーデイネイトし情報を転送す る役目である。チップ内部の通信システムはチッ プ間通信の命令 (communique)の部分を転送する 為に使用される。情報転送のアータ部分はメモリ 間で通信される。例えば、デイスク読出しオペレ ーションは、RICの割込みポートを使つてデイ スク制御器に命令を送ることによつて開始される。 テータ転送は、テイスクシステム及びメモリシス ……

特開昭58-58672 (33)

テムの間の個別なアータパスにおいて行われる。 のピン51-58を有している。ピン57-58 は割込みを送信中に使用される共有資源の要求を 仲載する為提供される3つのモードの仲載が維持 されている。第10モードは、ラウンドロビン機 構で仲載される共通の劉込みパスを維持している。 との機構の中で「1」の信号がチップの間を循環 して上記で示したように割込み資源を配分してい る。 あるテップに於る 割込み可能( I A ) 出力 (ピン58)が講接するチップの割込み許可(IG) 入力(ピン57)に接続される。! G信号がある チップで「1」になる時とのチップは割込みを発 生するとどができる。送信すべき割込みがそのチ ソプ に 存在したい 場合、 I A 信号の 電位が上昇す る。第2のモードはデータポート仲載の方針で説 明したのと同じマスタースレープモードである。 通常は、マスターRICがパスを創御している。 従属RICがマスターのIG入力信号を上昇させ てアクセスを要求している場合、マスターRÌC

は、好きな時にマスターのIG倌号の電位を上げ て選択的に従属RICに対するパスの支配を得る。 もう1つの仲裁モードは各々のチップの割込み可 能及び割込み許可信号を外部仲裁ハードウェアに 接続して行う。RICが送信すべき割込みを有す る時、RICはIA信号の電位を上げる。割込み ポートが割込みの要求側によつて使用可能な状態 にある時、外部ハードウェアがIG信号の電位を 上げる。3つの仲裁機構を用意する理由は応用に 対する一般性を与える為である。ラウンドーロビ ン仲隶機構では、少数のRICを接続して内部通 侰を可能にする経済的な方法を提供している。 マ スタースレープ機構では、多重な情報処理機能を 持つ装置をコーテイネイトする為の一般的な方法 の使用を可能にする。RICを外部割込み管理回 路に付加できる機能性を有するととで、チップ内 部通信に用いる回路網を思いのままに構成すると とが可能となつている。

割込み情報: ポートの4本のピン53-56は、 外部割込み情報専用のものである。外部割込み情

報プロトコールは、最大限に使用者が規定できる よりに特定される部分は最小にしてある。また情 報プロトコールはアドレスとアータとの区別に関 して示している。また、プロトコールはメツセー 2の長さも示している。とこに示すものに関する 特徴を以下に脱明する。情報プロトコールは、あ ちゆる情報の第1番めの部分が割込みの受取り手 を設定するアドレスであることを示している。ア ドレスの長さは使用者によつて指定される。割込 みが送られる時は、共通な割込みパス上の全ての チップがアドレスを受けとり、それを記憶する。 以下で規定されるように、割込み状況信号は情報 額がアドレスを選んでいるのかデータを選んでい るのかを知らせる。状況がアドレスピットが決信 されていることを示す限り、受信側のRICHT **ピレス部分をパツファしておく。割当てアドレス** が送信された後、各々の受信側RICはそのアド レスを使つてチップ上のRAMメモリ66内のピ ツトにアクセスする。N個のアドレスピットが送 られる場合、高いオーダーのN-3個のピットを

通信ポートの残る2本のピン51及び52は、 割込みパスの状況を示す為に使用される。ピンの 配置はテーブル2に示される。

テープル 2

通信状況ピンの配置・

特開昭58-58672(34)

| 1 5 1  | 1 8 2  |        |
|--------|--------|--------|
| (ドン51) | (ピン52) |        |
| 1      | 1      | 受信仰準備  |
| 1      | 0      | テータ転送  |
| 0      | 1      | アドレス転送 |
| 0      | o o    | 情報転送完了 |

味する。もしラウンドロピン仲敷根構が使用される場合、送信仰が割込み可能信号の電位を上げて次の割込みを送信するRICの選択を開始させる。マスタースレープオペレーションが使用され、送信仰が従属RICである場合、マスターが割込み資源の制御を行う。マスターが送信仰である場合、従属RICに対し割込み資源をせりありことができることを知らせる。

通信プロセスはチンプの外部割込み管理回路 7 6 に M P S が割込みを送り出すとに C F を送り出すたとに C F を E F を

IS1個母の電位をゼロに引き下げる。チップが 受取つた情報を処理した後でとのチップは、ISI 信号をフロートの状態にする。全ての受取り側 RICが情報のプロセスを完了すると、ISI信 身は「1」を示すよりになる。そして状況は11 となる。送信側は送信可能な状態の次のニナルが もしあればそれを調査する。次のデータの形式は 状況線によつて決定される。状況01は、アドレ ス情報に対応し、状況10はデータ情報に対応す る。データ情報が送られると、送信側は、アドレ ス情報の転送に使用したのと同じプロトコールを 使用する。唯一の相違点は、情報が送られる後に、 送信側がIS1及びIS2両方の信号をフロート の状態にすることである。最後のニブルが送られ た後で、送信個RICが状況OOを出力し、例込 . み情報プロックの終了したととを知らせる。選延 の後に送信仰は状況信号をフロートの状態にする。 このことが受信側に割込みが終了したことを知ら せる。外部仲職機構が使用される場合は、割込み の終了は次の割込みの開始が可能であることも意。

メンセージプロンク内の第2のパイトがメンセージ内のパイト数を有している。第2のパイトが(ランタイム情報と同時に)10進法のゼロである場合、次の2パイトがメンセージプロンク等の中のパイト数を有している。

祝ピットによつて決定される。とれらのピットが 11であればラウントロピン仲戦機構を使用しこれらのピットが00を示せば外部仲戦機構を使用 する。マスタースレープ仲戦機構は10を示す場合に使用される。

上記で示したように、共通割込みパス上の全てのRICは割当てアドレスを受けとり、これをそれぞれの持つ外部割込み管理回路76内にパッファナる。アドレスを受取つた後で、各々の外部割込み管理回路76がひとつのピットにアクセスし、それのあるそれぞれのチップが割込みの割当て先である場合、外部割込み管理回路76は残るパッセージをそのチップの内部RAM内にパッフ

部及び内部に対し回帰的に送借される割込みを示 す為に使用される。との型の割込みは以下で示す ような、外部ロックステップに対する割込みに必 要とされる。とのパイトの一番左のニナルは全て 「1」である。右のニアルは、内部のどのプロセ ッサに割込みを行りかを示す為に使用される。ニ ナルの最上位ピットが、 P R 3 に対応し、次の最 上位ピットは、PR2に対応し、以下との通り対 応する。もし、右側ニアルのいずれかのピットに 「1」が含まれる場合、それに対応するプロセッ サは、そのプロセツサに対する削込みを受けとつ ている。割あてアドレスの投後はゼロのパイトで 位置を示される。外部割込み管理76がゼロのパ イトの存在を検索する時、もしゼロが存在すれば 割込みメツセージのテータ部分を送る。テータ部 分の終了は、またゼロのパイトで知らされる。次 に割込み管理回路 7 6 はゼロを検知した場合、ア ドレスのソースを送る。内部網込みデータ構造は、 第35図に示される。外部割込み管理回路に知ら されたメッセーシブロックの長さによつて決定さ

アする。メッセージプロックのデータ部分の終了 までくると、割込み管理回路はゼロのパイトを書 きこみデータ部分の終了を示す。割込み管理回路 は「1」が送られてきた場合削込みのソースアド レスもパツファする。メンセージプロツクを送り おえた後、割当て先RICの外部割込み管理回路 7 6 は、割当てアドレスを使用して内部 R A M 66 内の外部割込みマップテーブルにアクセスし、と れによつてRIC上のどのプロセッサが割込みを 受けとるのか又は割込みは内部的にどの程度の優 先性を持つのかを判断している。内部割込みの優 先性は、メッセークプロックの開始位置及びメッ セージの長さが書きとまれる外部割込みメッセー **ジテーブル内の位置を指定する為に使用される。** さらに、外部割込み管理回路は割込みをチップ上 のプロセッサに送る。割込み管理回路は外部割込 みメツセークテーブル内の情報を使つてメッセー ソプロツクにアクセスしこれのプロセスを行う。

外部割込み管理回路が使用するRAM領域のメモリ管理は、割込みを送つたり受けたりするプロ

セッサーにより行われる。プロセッサが外部割込 みを送る時、翻込みはポインタをメッセージプロ ックにわたしている。外部劉込み管理回路76が 割込みを送つた後に、送信したプロセッサには送 つた別込みの状況が知らされる。別込みが誤りた く送られた場合、プロセッサは改めてメッセージ プロックのメモリ領域の使用を請求できる。外部 割込み管理回路 7 . 6 は、プロセッサ P R . 0 ~ P R . 3 . に自分自身のメモリの管理を行わせる機能はない。 故に外部割込み管理回路76は、外部から受けと つたメッセーシブロックを書きとむ為の領域を確 保する為にメモリの管理を必要とする。外部割込 み管理国路はメツセージプロックを記憶しておく 為に2つのメモリポインタ:現在のメツセージブ ロックポインタ(CMB)及び次のメッセージプ ロックポイタ ( N M B )を有している。 C M B が 有効であれば外部割込み管理回路76はこのポイ ンタをメッセージプロックの開始として使用し、 受取つたメッセージアロックの各々のパイトが警 きとまれた後でアドレスポインタをインクレメン

との割込みインターフェースを提供する目的は、 使用者が割込み機構を規定できるようにスペクト ルを提供する為である。最も簡単な割込み機構は 従来のマイクロプロセッサで使用される割込み機 構と類似している。とのより簡単な機構より更に 融通性を拡大する為には内部的にプログラム構造 を形成する必要がある。

状況ポート1(ピン59-67)及び状況ポー ト2(ピン68-76)である2つの状況ポート が提供される。状況ポートの信号は同一である。 故に状況ポート1のみに関し説明を行う。状況ポ ートの主要な機能の1つは、異るRIC上のロッ クステップモードの2つのプロセッサに信号を提 供することである。状況ポート1は、PRO又は PR1、又はロツクステップで接続されるPR0 及びPR1を外部プロセッサにョックステップで 接続する為に使用することができる。状況ポート 2は、PR2又はPR3に関し、あるいは、PR2 又はPR3がロックステップ内で最も重要をマス タープロセッサである内部のロックスチップに関 し外部的にロックステップを形成する為に使用す ることができる。各々の状況ポートには、4.つの 型のピン機能がある:即ち、ALUの結果状況、 桁上け連結、シフトノ循環連結及びチップ内部の 同期である。状況ポート1(ピン59-67)は、 内部状況パス52及び54に外部状況ポート75

(第1図を参照せよ)を通して接続される。同様にして状況ポート2は、外部状況ポート74(第1及び第2図で示す)を通して接続する。

桁上げ連結: 桁上げ連結(carry linkage)は桁上げ信号(ピン63)及び桁下げ信号(ピン64)を有している。あるRICの桁下げ信号は次に高限位のRICの桁上げ信号と接続される。

ステップからはずれるととができる。故にマイク 口命令をとりだす時間は、ロックステップで接続 されるプロセッサを有するRICの間で様々であ る。チップ間の同期ピンはフラグとしての役めを し、各々のプロセッサが先のマイクロ命令を完了 し次のマイクロ命令を取り出したことを知らせて おり次のマイクロ命令を実行する用意ができてい ることを示す。チップ間の同期ピンはワイヤー AND接続される。全ての外部的にロックステッ プで接続されるプロセッサの次のマイクロ命令を 実行する用意ができた時、チップ間の同期報の電 位が上がる。もし1つ以上のPRの用意ができて ない場合、線の電位は低くなる。同期線の電位が 高い時、次のクロックサイクルで実行が開始する。 (共通を外部ロックステップ内のPRを持つ全て ORICは同じシステムクロックを使用したくて はならない。)実行が始まつた少し後で、チップ 内部同期線の電位は全てのPRが次のマイクロ命 今を実行する用意のできた状態になるまで低くな つている。PRが外部的にロッグステップで接続

あるRICで発了した演算が使用される場合、最上位プロセッサは最下位プロセッサの桁上げ信号 に接続される。

シフト/循環連結: シフト/循環連結(shift / rotate linkage)は、 外部的にロックステップで接結するプロセッサ間のシフトオペレーションを実行する為に使用される。RICのシフト/循環高電位信号(ピン65)は、次に最上位のRICのシフト/循環低電位信号(ピン66)に接続される。最上位RICのシフト/循環低電位信号に接続されて循環連結が形成されている。

チップ間の同期: チップ間の同期(ピン76)を行う為には、外部的にロックステップで接続するプロセッサが確実にフェイズ内で同じ命令を実行するようにしなくてはならない。 外部ロックステップ内のプロセッサは、同じRICの中の1つのRICの上に形成される他のプロセッサが外部のロックステップで接続するプロセッサとは独立して作動されることから、同期を行わずにロック

される時、マイクロ命令の実行中はPRに対する 割込みはおこつてはならない。この割込みの制限 によつて、マイクロ命令の実行が開始した後も外 部でロックステップ接続するプロセッサ間の同期 は確実に保たれる。との制限で得る利点は、状況 ポートのピンの為に他の同期手段を設ける必要が たいという点である。外部でロックステップで接 続するプロセッサに関してはもり1つの事項があ る。外部のロックステップ内のプロセッサに対す る割込みは、プロセッサの同期を妨害することに なるので、 割込みによる効果を考慮しなくてはな らない。追加のピンあるいは追加のオーパーペッ ドを使わずに外部的なロックステップ接続の同期 を維持する為には、外部ロックステップで対する 刺込みは、外部ロックステップ内の全てのMSP に対して行われるよう制限されなくではならない。 割込みのサフセットに割込みを実行することは可 能なのでとればあまり厳格な制限ではない。外部 ロックスチップ全体に対し割込みを送ることを必 要とするこの制限によつて、外部ロックステップ

内のちょうどアロセスを開始しょうとしているアロセスを開始しょうとしているがついる。とかできる。外部ロックステップ全体に送られる制込みは適切に実行される。これは、割込みは適切に同じ割込みを存することによる。RICプロセスの外部割込みを管理回路は、受取つたオーク金でのプロセッサは同じオーチーで割込みを受取る。RICの自己に対する割込み(self

Interrupt )に関しての特徴は、外部ロックステップに対する割込みが割込み先である外部ロックステップ内のプロセッサを有するRIC内で発生される場合に必要となる。前に述べたように、自己に対する割込みは、割込みの送信側にとつてそ、の送信仰自身が受信も行つているものとして取り扱われる。

上記で説明した通り、外部ロックステップ内の プロセッサはマイクロ命令の実行中は割込みが行われることはない。マイクロ命令が終了すると割

号を発生することができる。例名は、RICに使用されるCRT制御回路の場合、N信号は内部的に制御されて水平同期信号を発生する。また、チップ間同期信号は内部制御システム(即ち LA 2 2 等)に対する直接の割込みの時に使用される。例えば、チップ間同期信号は、内部的には、外部クロックとして通訳される。この外部クロックは、各クロックサイクルの期間に所定のオペレーションを発生させる。

外部ロックステップの全てのプロセスは、割込みによって開始される。RICのリセセットにササイののマスタープロックステップ内のロマスタープロックを発生した対する割込みを発明的では自己に対する割込みを発明したののではないのではないのではないのではないのではいくに接続される。RI信号はアク

込みが行われたプロセッサは4本のALIIも果果状況級にコードを発生する。(即ち、011プロセッサは4本のALIIののALIIののALIIののALIIののALIIののB生する。(ロックスつて、MEDではなって、MEDではなって、MEDではなって、MEDではなって、MEDではなって、MEDではなって、MEDではなって、MEDではなって、MEDではなって、MEDではなって、MEDではなって、MEDではなって、MEDではなって、MEDではなって、MEDではなって、MEDではなって、MEDではなって、MEDでは、ME

状況ポートにはもり1つ重要な機能がある。外部ALU状況ピンNZCVは、制御DLA22への入力として実験の内部ALU状況ピンを配置することによつて決定される値を持つ。制御DLA22への入力は外部ピンに送られた値を発生する。故に上記で示したよりな機能によつて、リアルタイム信号を発生する為に使用される実際の外部信

テイプで高い電位である。RI信号が「1」を示すまで電位を上昇されるとRICは自分自身を初期化を開始しオペレーションに備える。RO信号は、有効にワイヤーANDで接続されている。RICが初期化オペレーションを完了した時、電位を低くしてあるRO信号はフロートの状態になる。全てのRICが初期化を完了したとを示す。

チップが初期化されると、プロセッサPR3はただちに最も高い優先順位255を持つプロセスを開始させる。との場合プロセッサPR3がマスターである。プロセッサPR3は次にチップ上のRAM6.6の位置「0」に固定アドレスをロードし、プロセッサPR3はそこで他のプロセッサに対する割込みを行いこれに必要なプロセスを開始する。

好ましい実施例において、この中のRICは、 高出力部分に使用されるCMOSを持つ1マイク ロメーターの復細加工によるNMOSに実施され ている。 2 つの出力ピン 8 1 及び 8 2 が 3 ポルト と接地電位で使用される。

更に、本実施例はRIC上にクロック発生器を 設置し、2つのクロック入力(ピン79及び80) の間にのみ結晶を設置する必要がある。その代わ りに、所認の通り例えば多重RICを使つたシス テムに実施する場合では、外部クロック回路をこ れらのピンと接続することができる。

第 3 7 図から第 4 1 図は、 1 つ又は 2 つ以上のR I C チップを使つて与えられたある特定な構成を示す。第 3 7 図は、 1 6 ピットパイプラインR I C 構成を示す。パイプラインプロセスは 4 段のプロセスにのみ限られるわけではなく、 追加のR I C をいつしよに連結することで選むだけの数の段を含むことができることに注意してほしい。

第 3 8 図は、 3 2 ピットパイプラインを示している。プロセッサ P R 1 及び P R 2 は、プロセッサ P R 1 及び P R 2 は、プロセッサ P R 1 及び P R 0 と同様ロックステップで接続されることに注意して欲しい。また、 2 段のパイプラインのみが示されているが、単に充分を数の

第40 図は、64 ピットの規模のステーシのパイプラインを示す。このステージは、最初に再構成可能な1 C上の4つ全てのプロセッサをロックステップで接続することによつて形成される。第40 図では、別々の16 ピットの入力及び出力ポートとして示されているので、4つのフェイズでの多重なアータ転送が必要となる。各々の1 Cの2つのアータポートを統合することも可能であるので32 ピットの並列ポートが形成される。これによつて第40 図の64 ピットパイプラインのス

R I C チップを連結するだけでパイプラインの段をいくつでも望みの数にすることができることも 注意していたくてはならない。

第39図は、64ピットの外部ロックステップ パイプライン構成を示している。RICAのプロ セッサ P. R. 3 及び P. R. 2 及び R. I. C. B. のプロセッ サPR3及びPR2は、全てのプロセッサーPR1 及びPROと同様にロックステップで接続される。 魚39図において、両方のRICから接続する 3 2 ピッド出力は、ぞれぞれの単一を 1 6 ピット アータポートにおいて、多重化されているものと して示している。これはパイプライン構成の中の 1つのテーメポートは、前の段から与えられたデ - 々を受けとる為に必要とされるからである。異 るチップ上のプロセッサPR 3 及びPR2を含む よりに外部ロックステップ構造の大きさを拡大す ることによつて、より大きなパイプラインを作る ことさえ可能である。故にパイプラインワードの 規模は、32ピットインクレメントまで拡大する ことができる。 3 2 ピットのインクレメントは、

テージ構成は、4クロックサイクルよりむしろ2 クロックサイクルでデータ転送を実行している。 しかしながらこれによつて、32ピットの転送を 可能にし多重ステージパイプラインのステージの 他のペアとの間を並列にする別々の絶縁されたス イッチの組が必要になる。故に、多重16ピット ポートを使用した方がはるかに簡単であり、一般 的に好ましい。

第41図は128ピットの大規模ハイブリッド ロックステッププロセス実行累子を形成するよう に接続された2つのRICチップを示している。 内部的には各々のチップの上の4つのプロセッサーはロックステップで接続されている。各々のテップ上に1つだけの状況ポートが使用されて図で示す通り2つのチップ間にロックステップを形成しているので、いずれかの多重化法によつて64 ピットの規模にした同様のハイブリッドプロセス 実行案子を構成することが可能である。

多重RIC 構成において、割込み操作通信網を使り樹系図を用いることでのその融通性及び複雑

性をさらに増加することができる。

チップ内部割込みは通常チップ上でダイナミックな再構成を行う為に使用される。例えば、内部的ロックステップモード又はイイプラインモードのオペレーションを実行させる為に使用される。 内部的な割込みは、同じRICチップ上の他のプロセッサからサービスを受ける為にはかて重大のロセップ内部割込みは多重チップ構成に於て重大を役目を果たしており、チップ外又はチップ内のロックステップパイプラインモードのようを操々な

故に、チップ上のどのプロセッサも3種類のソースから割込みを受けとる可能性がある。: 同一チップ上の他のプロセッサ、又は異るチップ上の どれかのプロセッサ又は1/0装置からの割込みである。以下の集積割込み機構は一定の型式でとれらの割込みを処理している。いずれかの割込みに応答して、割当てアロセッサの割込み管理回路12は対応するスケアユーラ16に指示して割込みの優先順位及び現在実行中のプロセスの優先順

位に従つて適当なプロセスのスケアユールを行う。 上記で示した様に、各々のRICは外部割込み 管理回路76を有し、この割込み管理回路が外部 ソースから受取つた割込みの受け取り、記憶及び 内部プロセッサへの通知を管理していて、内部プロセッサによつて発生された外部割当て先に対する割込みの送信も管理している。

多数のRICチップを含むことのできるシステムの為の上記のような割込み管理機構を一般化する為に、我々は「クラスター(cluster)」の概念を導入している。クラスターとは、相互に対象なの送信が可能な一組の例えば4つのチップから成る組のことである。第42図は、4つのチップを持つクラスターの例を示している。故に、割込みの階級的組織(hierachical organization)にかいては、クラスターはチップより1つをいてかる。本実施例の割込みシステカにないクラスター内に発生すいるを含まることでこのクラスター内に発生することでこのクラスター内に発生するのというなのである。ことではないスを結合することでこのクラスター内に発生する。ことのクラスター内に発生するのというなのというなのである。

るチップ間割込み、即ちクラスター内部割込みを 容易に操作することができる。このようなパスは 「クラスター割込みパス」と呼ばれ、第42図に 示されている。このパスはまたクラスター内部で 発生し、クラスタ外部に割当て先を持つクラスタ 一即ちクラスター間割込みを選搬している。同様 にパスはクラスター外部で発生し、クラスター内 のチップの内の 1 つに於るあるプロセッサに割当 てる1/0及びクラスォー間割込みの運搬に使用 されている。との階級的機構をもつと有効に利用 する為には、割込み管理回路218が加えられる。 との割込み管理は外部割込み管理回路 7 6 がRIC チップに対し行つていたと同じ役めをクラスォー に対し行つている。故に各々のチップ 2 1 6 の外 部割込み管理回路76は、クラスォー割込みパス 2 1 4 及びクラスター割込み管理回路 2 1 8 とイ ンターフェースしていたくてはたらたい。

クラスター割込み管理回路 2 1 8 の第 1 の機能は、クラスター割込みパス 2 1 4 と クラスター間及び 1 / O の割込みの間のインターフェースとし

て動くととである。故にクラスォー内で発生した クラスォー間割込みは、クラスォー割込みパス 2 1 4 及びクラスター割込み管理回路 2 1 8 を介 し外部クラスターに送られる。同様に、クラスタ ー外部で発生したがクラスター内にあるチップを 割合て先にするクラスォー間及び1/0の割込み ・ は、クラスォー割込み管理回路218及びクラス ター割込みパス214を介し割当てチップに送ら れる。クラスター割込み管理回路218及びクラ スォー内にある(例えば)4つのチップはクラス メー割込みパス 2·1 4 を共用している。 クラスタ - 割込みパス214に関する仲敷方針は、ラウン Pロピンに限られない。RIC割込みインターラ エース 7 6 によつて外部的を制御方法によつて仲 敷を行うことが可能である。故に違う仲穀機構を 必要とするクラスターは、それぞれの持つ各々の タラスォー割込み管理回路218内にその機構を 股けている。クラスメー割込み管理回路218は 優先関位又は位置に基づくような仲裁方法を使用 するとともできる。優先厭位に基づく仲裁方針を

とつた場合、クラスター割込みパスを共用する全 ての競争者(即ち、チップ216及びクラスォー 割込み管理回路218は、チップ外部に存在する パス仲裁論理に(他のチップに送る為の)割込み の優先順位の判断をゆだねている。そこで仲穀論 理が最も高い優先順位を持つ競争中の割込みソー スを決定しパスの制御をまかせる。位置に基づく 仲裁方針が使用される場合、ペスの使用権につき 粉争が起きた場合、クラスダー内部の競争者の位 置が誰にバスの支配を与えるかを決定する。例え は第42図では、位置に基づく方針を使つて決定 する場合、争いが起つたならばクラスォー割込み 管理218が常に第1の優先順位を持つとすると とができ、それぞれチップ0、1、2、3が続く。 設計者は、考想中の応用に適合するようにもつと 複雑な仲銀方針を自由に選択するととができる。 しかし、優先順位に基づくようなより複雑な方針 にはチップ外部にかなりの論理を必要とするが、 ラウンドロピン又は位置に基づくような簡単を方 針はチップ外部に非常にわずかな論理を用意する

だけで使用できる。

クラスター割込み管理回路 2 1 8 の第 2 の後能は、クラスター外部に出ていくクラスター間割込みの為の、またクラスター内に入つてくる 0 クラスター間及び 1 / 0 割込みの為の パッファ と で の割込みの 2 で で と で を る。 と で の 割込みの 3 で で と で を る。 と で の 割込み に な タラスター 倒 い で で と で な の ま は クラスター の と 回 の と の は で い る。 と の の 1 つ 又は 2 つ の で と な に 段 け る と が で き る。

この点で生まれる明らかな疑問点としては、 2 以上のクラスターを持つシステムでいかにして ののかということである。 これらのクラスター ののクラスター割込みパス及びクラスター のののかを乗回路を介しクラスター間割込みを 送つている。 さらに階級的組織による管理機構を 発展させて、一組の(例えば4つの)クラスター

を「マクロクラスター」と呼ぶことにする。マク ロクラスター222内のクラスター220は、 「マクロクラスター割込み管理回路」 226 亿接 脱する「マクロクラスター割込みパス」 2 2 4 を 共有している。マクロクラスター割込みパス 224 及びマクロクラスター割込み管理回路226はマ クロクラスター222内に於て、クラスター割込 **みパス214及びクラスター側込み管理回路218** がクラスター内部で行つていたのと同じ役目を果 たしている。我々は、この考え方をさらに発展さ せることができる。故に(例えば)4つのマクロ クラスター222で次に高いレベルになるような 奥在を作りだすと考えることができさらにそれ以 上発展させることも可能である。最後に、好きな 数だけレベルを設けた後で割込みを転送するパス を共有する (例えば) 4 つのサブンステム 2 3 4 まで拡張し、これらから成るシステムの段階まで 選することができる。このパスはシステム割込み パス232と呼ぶ。

第43図は、サプシステム0及び1である2つ

特開昭58-58672(42)

のサプシステム234から成るシステムを示して いる。サアシステム1は、マクロクラスター0及 ひ1を含んでいてサアシステム 0 は、ただ1つの マクロクラスター即ちマクロクラスター0を含ん ている。サアシステム1のマクロクラスター0は 4つのクラスターから成り、サアシステム1のマ クロクラスター1は2つのクラスターから成りサ . プシステム 0 のマクロクラスターは 2 つのクラス メーから成る。各々のクラスターは4つのチップ を有している。との例ではサプシステム1は1つ だけのマクロクラスターを有している。故にこの マクロクラスターの割込み管理破能はサプシステ 40の側込み管理に委託することができる。これ によつてサプシステム 0 ではマクロクラスター 割 込み管理回路及びマクロクラスター割込みバスを 飲くことができる。ととでは、倒込みの階級的機 造の考え方を示している。

第44図では、割込みの階級的構造の考え方を示す関系図を用いて第43図のシステムが示されている。RICチンプ216内のプロセンサ PRO

ツブ 7 6、 クラスター 2 1 8、 マクロクラスター 2 2 6 … … サプシステム 2 3 0 の割込み管理回路 は次々とより高くなる各々のレベルに存在する。 とれらに 1 、 2 … … n と番身がついている。プロ セッサーは、その完全な「アドレス」を与えると とによつて即ちシアシステム……、マクロクラス ター、クラスター、 チップ及びプロセッサを規定す るととによつてプロセッサーを完全に規定すると とができる。故に各々のアドレスは、サアシステ ム……マクロクラスター、クラスター、チップ及 ぴプロセッサを区別する為の構成部を有している。 我々は、このアドレス構成部に同様に階級的組織 のレベルを与えることができる。プロセツサ PRO - PR3を規定するアドレス構成部は、最下位階 般即ちレベル0とする。チップ、クラスター、マ クロクラスター、……サプシステムを特定するア ドレス構成部が次々と高くなるレベルにそれぞれ 周する。これらはレベル1、2……nと名づけら れている。

チップ内のプロセッサ間割込みは、最も頻繁に

- PR3は樹系図の最下位階級に存在し、木にたとえるなら「葉」の部分にあたる。次に高い段階にはRICチップ216を示す節がある。その次の2つの段階にある節はクラスター220、その上はマクロクラスター222を示す。最後に樹系図の根元では完全なシステム全体を示している。

起とる割込みであると予想されるのでこれらの割 込みの通信及び処理は一般的にできるだけ迅速に 完了しなくてはならない。上記に示した通り、1 つの割込みについてのソース、割当て、優先順位 及び関連ランタイムに関する情報は、一度ソース プロセッサがチップ割込みバス88の支配を握る とちよりど1パスサイクル内で通信される。クラ スタ内でのチップ間側込みは2番目に一般的な割 込みであると予想される。本発明の割込み組織で は、クラスター削込みパス214を使つてソース プロセッサからのソースチップ 2 1 6 及びプロセ ツサPR0一PR3、割合でチップ及びプロセッ サ優先性及びランタイムを確定する情報をクラス ター 割込み 管理回路 2 1 8 に 8 パスサイクルで通 倡することが可能となつている。マクロクラスタ 一内のクラスター間削込みはその次に最も一般的 な削込みであると予想される。本発明の割込み組 轍では、ソースプロセッサからの削込みに関して のソースクラスター、チップ、プロセッサ、およ ひ割合てクラスターチップ、プロセッ サ および

優先性及びランタイムを確定する情報は、マクロクラスター割込みパスを用いて 1 0 パスサイクルでマクロクラスター割込み管理回路 2 2 6 に通信可能となつている。次々と高くなつてゆく各段階における割込み期間での同様の情報の通信には、レベルの高くなるごとに 2 パスサイクルのみ追加した期間が必要となる。

部44図は、3つのサンプル割込み1、2、及び3の期間中の情報の流れる方向も示して、優先のの流れるとである。 でいる。 でいるのでは、割込み情報」と呼ぶ。 割したのでは、サンステム1の中のでクラスタ1のクラスターのクラスターのでは、サフィスターのクラスターののアンスターののチンプの上のでは、ウロスターのクラスターののチンプの上のでは、ウロスターのクラスターののチンプの上ので、スターのクラスターののチンプの上ので、スターのクラスターののチンプの上ので、スターのクラスターののチンプの上ので、スターのクラスターののチンプの上ので、る。

スを介しレベル(1-1)の他の割込み管理回路に移動するかのいずれかである。例えば、第44 図の割込み3は割込み情報がサプシステム1内を移動している間は上昇フェイズである。割込み情報がサプシステム1の割込み管理回路からシステム割込みパスでサプシステム0の割込み管理回路がけつステムの内を移動する間、情報が割当て先プロセッサに到達するまで非上昇フェイズが経続する。

上記の割込み3のように、ソース及び割当て先プロセンサが異るサブシステム内に存在する場合で割込み情報は最長距離を移動し、最長の時間を要する。一方、割込み1のようにフース及び割当当でである。一方、割込み1のように存在する。数に、一番を生する。数になる。数に発生する割との時間を要する一方成も頻繁に発生する。とのは最短時間で通信及びプロセスが行われる。とのはましい利点が割込みの階級的組織から直接的に、フースを表して

割込み3は、サプシステム0のマクロクラスター 内のクラスター0に属するチップ1、2、及び3 上のPR0で発生する。割込み情報は一番下の 「獐」から開始し、必要な限り上まで移動してゆ く。即ちレベルを上に上つてゆき、次に釆凶を下 まで下つて割あて先プロセッサを示す「策」の部 分まで達する。割込み情報が樹系図内を移動する ・時間内における割込みの移動を我々は、2つのフ エイスに区別している。これらのフェイスは、 「上昇」フェイズ及び「非上昇」フェイズと呼ば れる。上昇フェイズの期間中、側込み情報はきち んと樹系図を上つてゆく、即ち、情報がレベルし の割込み管理回路からレベルトの割込みパスを介 しレベル(1+1)の他の割込み管理回路に移動 する。非上昇フェイズでは、割込み情報は、系図 の同じレベルを移動する、即ちレベル1の割込み 管理回路からレペル」の割込みパスを介しレベル 1の他の割込み管理回路に移動するか、あるいは また系図の下に向つておりてゆく即ちレベル1の

割込み管理回路からレベル(1-1)の割込みべ

生じる。

割込みの上昇フェイズの間、削込みはレベルーの割込み管理回路から送られる。削込みは、レベルーの割込みパスを介し削込みの階級的組織の樹系図を上に上つてゆきレベル(i+1)の削込み管理回路に達する。上昇フェイズ期間中の割込みの移動は、第45図に示されている。

パスサイクル 1 から(2 n + 4 )まで: これらのサイクルは、割込みの割当てアドレス、割込みの優先順位、及び割込みのソースアドレスを指定する情報を転送する為に使用される。割当てアドレスは、以下の順で送られる。; サプシステム、…… マクロクラスター、クラスター、チップ及び

割込みの上昇フェイズ中に使用するプロトコールが第46図に示される。特に、レベルーの割込みパスを理回路2は、割込みをレベルーの割込みパスを介しレベル(!+1)の割込み管理回路に送りだしている。この割込みの期間中以下の動作が行われる。まずレベルーの管理回路2がレベルーの割込みパスを制御する。

パスサイクル O だついて: レベル I のソース割込み管理が 製込み情報線に全てゼロを送つてレベル ( i + 1 ) の割込み管理回路をこの割込みの割

PR即ち、関連するアドレス構成要素の最高のも のから開始して、波少ォーダーで階級組織内を下 に向つてプロセスが進行し、PRの認定まで至つ ている。第46図では、サブシステム0、マクロ クラスター1、クラスター3、チップ1及び2、 プロセッサPR2及びPR3が削当て先として特 定されている。割込みの優先順位は127であつ てランタイム情報は34である。側込みのソース アドレスはサブシステム 2、マクロクラスター1、 クラスター2、チップ3PR0である。ととで関 連する最高レベルのアドレスがサブシステムアド レスであると仮定すると、最悪の場合でもソース 及び割当て先を認定する情報を転送する為には 2 n サイクルが必要とされる。 翻込みの優先顧位 及びその他関連情報を送信する為には、あと4サ イクルが必要とされる。例えば、最高レベルの関 連アドレスがマクロクラスターまでだけである場 合、マクロクラスター、クラスター、チップ及び プロセツサだけのシーケンスがパスサイクル1か ら5までで特定される必要がある。 パスサイクル

特開昭58-58672 (45)

6 及び 7 は、 削込みの優先順位を転送するねに使用され、 パスサイクル 8 及び 9 は、 削込みについてのランタイム情報を転送する為に使用される。 ソースアドレスはパスサイクル 1 0 から 1 4 で送られる。

上昇プロトコールと非上昇プロトコールの間には2つの違いがある。1つは、上昇プロトれるとは、中では、別込みが次に高いレベルでは、別込みが次に高いレベルでは、別込みが次に高いした。別込みが次にある。1つした。1000年に関してものでは、2000年に関してである。上昇プロトコールで接続の中で次のレベルがアドレスされて送られている。2000年に関したでは、最も高いレベルがアドレスされて送られている。

以下の例でとれらのプロトコールをより具体的に説明する。サプンステム、マクロクラスター、チップ及びプロセッサPRから成る階級的組織を

## <u>テーナル 5</u> 外部からチップへの割込み通信

使用中の割込みパス ソース及び割当て先を確定する 情報を転送するシーケンス

上昇フェイス

クラスターパス サブシステム、マクロクラスタ ー、クラスター、チップ、プロ セツサ

マクロクラスターパス サナシステム、マクロクラスター、クラスター、チップ、プロセッサ

サプシステムパス サプシステム、マクロクラスター、クラスター、チップ、プロセッサ

システムパス サブシステム、マクロクラスタ ー、クラスター、チップ、プロ セッサ 持つシステムを考えてみる。あるサプシステムで 発生しどれか他のサプシステムに移動するよう割 当てられた割込みは、テーブル3で示すように階 級的の中で移動する。テーブルは各々のレベ ルでの(我々はチップ外の割込みプロトコールに ついて説明を行つているのでレベル1から始まつ ている)割込みデータバス上の割込みの選行を示 してわり、ソース及び割込み先を認定する情報が 転送されるシーケンスを示している。

### 非上昇フェイズ

サプシステムパス マクロクラスター、クラスター、チップ、PR、サプシステム<sup>※</sup>

マクロクラスターパス クラスター、チップ、PR、サ プシステム $\stackrel{\text{M}}{\sim}$ 、マクロクラスタ  $\stackrel{\text{M}}{\sim}$ 

クラスターパス チップ、PR、サプシステム<sup>※</sup>、 マクロクラスター<sup>※</sup>、クラスタ -※

※ とのアドレスは割込みの割当てを決めるのには必要ない。故に割当てパス上を送信されない。

割込みの移動が非上昇フェイズの期間中、割当 て先を認定する情報のシーケンスは、割当てアレスにある簡単な「アドレス構成部を左にシフト せよ」というオペレーションの実行によつて容易 に導き出される。このととは、割込み管理回路が 手渡された割込みの割当てを認定する情報のシーケンスを構成する為の簡単なアルゴリズムを構成 する為に利用される。 割込み管理回路がパスを制御するようになると、第1のサイクルで割合て先の割込み管理回路が決定されると、思いだっての割込み管理回路が決定されると、割当て、割当ないの上昇では、割当でパス上に全てせった送信するとによって決定する。

割込み管理回路によつて実行されるオーパーオール機能は以下の通りである。我々は、レベルーの割込み管理回路を最初念頭において説明を行う。

一方でレベル!の割込み管理回路がレベル!の割込みパスとインターフェースし、また一方ではレベル(iー1)の割込みパスともインターフェースしている事を思いだしてほしい。これらのパスは様々を方針によつて仲載が行われる。これらの方針の典型的な例はラウンドロピン、優先性の腰によるもの、位置順によるもの等である。チップ割込みパス88はラウンドロピンの順序で仲設

の維持の方が簡単であるが、好ましい削込み管理 回路は、優先順位に基づく方針で待ち行列を維持 している。優先順位に基づき待ち行列の管理を行 り場合、行列の中での到着時間の順にかかわらず、 行列の最前列にある削込みがその列の中で最も高 い優先性を持つ。

階級的組織情報網は、RIC割込みポート機能 に対する応用の一例として示されている。この割 が行われる。いかなる副込み管理回路も内外両側からの割込みを同時にうまく処理することが可能でなければならない。副込み管理回路と割込みペスの間のインターフェースを示すプロック図が第45図に示される。

込みポートは、割込みトポロジー及び割込みプロ トコールによつでまつたく一般的なものである。 階級的組織割込み情報網は、情報網のある形態 にすぎない。との情報網の中では、トポロギーに 関しては変化させるととが可能でとのことがRIC の外部割込み管理回路に影響し、2種類の変化を 生む。第1の変化はレベルの数が変わると、情報 網の中のアドレスの長さが変化することである。 アドレスの長さが変化すると削込み管理回路内の パッフアスペースも変化する。 パッフアスペース の変化は、RIC内に含まれていない割込み管理 回路のパードウエアの設計を適当に変えることに よつて操作することができる。トポロソーの変化 によるもり1つの変化は、有効アドレスの組に関 して起とる。との変化も、RICの外部割込み管 理回路を使つてプログラムすることによつて又は 他の割込み管理のハードウェアの仕様を変えると とによつて操作される。

上記説明は R I C のみを有する割込み情報網に 限定されて示してある。しかしながら、チャンオ ル、デイスク、プリンター及び通信網インターフェースといつたようなあらゆる I/O 装置を含む情報網にも同じ様に応用することができる。 この応用性を保持する為に唯一必要とされることは、I/O 装置が R I C 割込みポートと接続可能なインターフェースを有しているということだけである。

以上のように当初の目的を選成し、一般的を構造を持つICを再構成可能にして使用者のニーズにあわせたカスタムなICを安価に提供することができる。このような再構成可能な機能を持つことで本発明はICにより新しい大きな応用の可能性を持たせることができると確信する。

#### 4. 図面の簡単な説明

第1図は、本発明の再構成可能ICの概略的全体図である。

第2図は、1つのプロセッサを全体的に含み各 各の種類の外部インターフェースの内の1つを含 むRICの部分的な平面図である。

第3回はNORゲート仕様として実施された DLAのAND及びORマトリクス部分を示す部 分図である。

第4回は、ゲート仕様と名前のついた実施例であるDLAのAND及びORマトリクスの部分を示す図である。

第5図は制御パスの構成を示す図である。

第6図は、中央制御記憶制御回路と4つのモデュール制御回路の間の関係を示す図である。

第7四は、中央制御記憶回路がアクセスされた場合の中央制御記憶回路及びそれぞれのモデュール制御回路のオペレーションを示すフローチャートである。

第8図は、花輪状に連結されたバス使用可能線の接続を示す図である。

第9回は各々のプロセッサ内のALUの主要部分を示す概略図である。

第10図及び第11図は、それぞれ各々のプロセンサ内の機能プロック及び桁上げ連結プロック 部分の回路図である。

第12回は各々のプロセッサ内のパレルシフターの構造を示すフローチャートである。

第13図、第14(a)、14(b)、及び14(c)図は、各々のプロセッサ内のパレルシフタで実行されるシフト及び/又は循環オペレーションの例を示すで実行される抽出オペレーションの例を示す図であり、第15図はパレルシフタ7示す図である。

第16図はアータバスの構造を示す図である。

第17図は、アータパスのプロトコールを示す 図である。

第18回は、各4のプロセンサ内のデータバス のプロック図である。

第19図はRICの内部RAMシステムを概略的に示す図である。

第20及び21図はそれぞれのパス制御ユニットの構造及びオペレーションを示す図である。

第22回は、メモリスケデューリングユニット のオペレーションを示すフローチャートである。

第25図~第25図は隣接するプロセッサの再 構成された異るモードに対応して状况マルチプレ クサが操作を行う状況パスの内部接続を示す図で ある。

第26四、第27回及び第28回は、それぞれ

独立モードロックステップモード、パイプライン モードにおけるRIC内のデータ及びコマンド命 令の流れを概略的に示す図である。

第29図は、各々のプロセッサ内のスケアユー ラ及び制込み管理回路のプロック図である。

第30回は、各々のプロセッサ内のスケデュー ラのオペレーションのフローチャートである。

第31図は、割込み管理ワードのフォーマット を示す図である。

第32図は、割込みが送られる時の制御記憶ア ドレス観のフォーマットを示す。

第33図は、プロセッサPR3がプロセッサPR1に対し納込みを送る時の割込みのタイミンクの例を示す図である。

第34図は、RICのピンの配置図である。

第35図は、概略的に内部削込みデータ構造を 示す図である。

第36図は、劉込みが送られている間の外部制 込み管理回路のオペレーションを示す図である。

第37図~第41図は、2つ以上のRICチッ

ア上のプロセッサを連結することで可能となる構成 の例を示す図である。

第42図は、4つのチップからクラスタまでの 組織を示す図である。 (a及び43b)

(a 及ひ43 D) 第 4 3 V図は、多数の R I C チップが結合された 階級的組織を持つシステムを示す図である。

階級的組織を持つシステムを示す図である。 <u>a及びb</u> 第44図は、第43<sup>V</sup>図で示した多重チップ組織 に相当する樹系図である。

第45回は、第43V回及び第44回で示したよ 5 K階級的組織内の不特定なレベルにおける網込 みレベル管理回路及びパスのオペレーションを振 略的に示す図である。

略的に示す図である。 <u>a 及びb</u> 第46図は、第43図及び第44図と同様の多 重チップ階級的組織において割込みが上昇フェイ メである時の情報プロトコールを示すタイミング 図である。


第47回は、各々のプロセッサ内に含まれるマ イタロシーケンサのプロック図である。


#### 符号の説明


PRO~PR3…プロセッサ、12…劉込み管


理回路、14…制御パス、52,54…状況パス、56…データパス、16…スケアユーラ、22… 制御DLA、28…ALU、36…マイクロシーケンサ、38…制御記憶回路、45,50…状況マルチプレクサ、60…RAMメモリモジュール、68…メモリスケアユーラユニント、72~76…外部インターフェース。


#### 図面の浄事(内容に変更なし)


















































# 手 続 補 正 **啓** (方式) 57.10 - 7

特許庁 長官 殿

圖

- 1. 事件の表示 昭和 57 年 特許 顧 第 / 28805 年
- 2. 発明の名称 再 構 成 可 能 集 積 回 路
- 3. 補正をする者

事件との関係 出頭人

名称 テキサス インストルメンツ インコーポレーテッド

4. 代理人

- 5. 補正命令の日付 自 発
- 6. 補正の対象 全図面



7. 補正の内容 別紙の通り

図面の浄皙(内容に変更なし)。

- (1) 明細書第 / / 3 頁第 / 行に ® 示す。 ® とあるを「示す。 ことでピット 1 3 にかける C S が / のときは金部のコンテクストスイッチを。 C S が 0 のときは部分的なコンテクストスイッチを、またピット 1 2 にかける B U が / のときはすぐ にプロセスされない場合の割込みをペッファナるととを、 B U が 0 のときは割込みをペッファしないことをそれぞれ扱わしている。 」と訂正する。
- (2) 同書無 / 8 5 頁第 / 9 行に \* ある。 \* とあるを「あり、 第 2 3 図は独立モード内部接続を、 第 2 4 図はパイプラインモード内部接続を、 第 2 5 図はロックステップモード内部接続をそれでれたしている。」と訂正する。
- (3) 同者解/86頁第7行に『チャートである。』 とあるのを次の通り訂正する。 「チャートであり、この図に用いられる。

P (INT.)は割込みの優先履位を、

P ( N E X T ) は次に高い優先性をもつプロ セスの優先順位を<u>P</u> ( C U R ) は現在実行

## 手 続 補 正 4

57. 10. - 7

昭和 年 月 日

特许广長官 若 杉 和 夬 股

1. 事件の表示 昭和 37 年特許顕第 7位8805 号

2. 発明の名称

再構成可能集積回路

3. 補正をする者

・・事件との関係 出 麗人

名 称 テキサス インストルデンツ インコーポレーテッド

4. 代 理 人

住 所 東京都千代田区九の内3丁目3番1号(電話代表 211-6741番)

氏名(5995)弁理士、中、村



.5. 補正命令の日付 自 発

6-

- 7. 補正の対象 明細書の発明の詳細な説明の無 および関面の簡単な説明の概
- 8. 補正の内容

中のプロセスの優先順位を、NEXTは次に スケデュールしたプロセスの優先順位を持つ レジスタを、CURRENTは現在実行中のプロ セスの優先順位を持つレジスタを、TEMP は一時的なレジスタを示している。」

(4) 明細書中、下記各個所の額記を失々訂正する。

| Ţ        | :fī | 質 記                 | 訂正                                    |
|----------|-----|---------------------|---------------------------------------|
| 109      | 18  | タイプ0                | <b>メイプの(0000)</b>                     |
| <b>.</b> | 20  | <b>メイプ1</b>         | タイプ1(0001)                            |
| 110      | 1   | 2                   | 2(0010)                               |
| 184      | /   | である。                | であり、通常の区面を持つ/<br>イナミック論理配列を示して<br>いる。 |
|          | 10  | フェー                 | 制御記憶メモリ管理のフロー                         |
|          | 17  | 機能                  | A L Uの機能                              |
| 185      | 10  | RIC                 | 再構成可能(C(RIC)                          |
| 186      | !   | 独立モードロックステ<br>ップモード | 独立モード、ロンタステップ・モ<br>ード                 |